(完整版)南昌大学数字电路与逻辑设计试卷A(1).pdfVIP

下载本文档

42
0
约1.21万字
约 13页
2020-07-28 发布于湖北
举报
版权申诉

(完整版)南昌大学数字电路与逻辑设计试卷A(1).pdf

1、本文档共13页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

《数字电路与逻辑设计》试卷 A （闭卷）班级学号姓名成绩一．单项选择题（每题1 分，共 10 分） 1．表示任意两位无符号十进制数需要（ B ）二进制数。 A．6 B ．7 C ．8 D ．9 2 ．余 3 码应的 2421 码为（ C ）。 A B C D 3．补码 1．1000 的真值是（ D ）。 A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4 ．标准或 - 与式是由（ B ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D. 或项相与 5. 根据反演规则， F A C C DE E 的反函数为（ A ）。 A. F [A C C(D E)] E B. F A C C(D E ) E C. F (A C CD E ) E D. F A C C (D E ) E 6 ．下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 7．将 D触发器改造成 T 触发器，图 1 所示电路中的虚线框内应是（ D ）。图 1 A. 或非门 B. 与非门 C. 异或门 D. 同或门 8．实现两个四位二进制数相乘的组合电路，应有（ A ）个输出函数。 A． 8 B. 9 C. 10 D. 11 9．要使 JK 触发器在时钟作用下的次态与现态相反， JK 端取值应为（ D）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ B ）个异或门。 A．2 B. 3 C. 4 D. 5 二．判断题（判断各题正误，正确的在括号内记 “∨”, 错误的在括号内记 “×”, 并在划线处改正。每题 2 分，共 10 分） 1．原码和补码均可实现将减法运算转化为加法运算。（） 2 ．逻辑函数 F(A, B, C) M(1,3,4,6, 7), 则 F(A, B, C) m(0,2,5) 。（X ） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（） 4 ．并行加法器采用先行进位（并行进位）的目的是简化电路结构。（X ） 5. 图 2 所示是一个具有两条反馈回路的电平异步时序逻辑电路。 (X ) 图 2 三．多项选择题 ( 从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号