第四章组合逻辑电路中的竞争冒险.pptVIP

组合逻辑电路中的竞争冒险 4.3 组合逻辑电路中的竞争 与险象 竞争冒险的概念及其原因 ? 竞争： 输入信号经过不同的路径到达输出端的时 间有先有后，这种现象称为竞争。 ? 产生的原因： 信号经过门的级数、具体逻辑门 的时延大小、导线的长短。 ? 竞争会给电路带来什么样的影响？ 1. 理想情况 输入与输出为稳定状态。（没有考虑信号通过导线和 逻辑门的传输延迟时间）。 2. 实际情况 信号通过导线和门电路时，都存在时间延迟； 信号发生变化时也有一定的上升时间或下降时间。 3. 电路设计中要考虑的因素 尽量采用最简电路； 尽量采用相同规格的元器件，以免由于元器件性能差异 产生错误； 电路设计应考虑导线延时、元器件处理延时和元器件级 数等 竞争冒险的概念及其原因 如果电路中存在竞争现象，则当输入信号变化时就有 可能引起输出信号出现非预期的错误输出，这种现象称为 险象或冒险 。 险象会使电路输出端产生短暂的不稳定，应当避免 竞争： 输入信号经不同路径到达输出的时间有先 有后的现象称为竞争。 竞争是普遍存在的，不可避免的，有竞争不一定 产生错误。 竞争分为： 临界竞争：导致错误输出的竞争。 非临界竞争：不产生错误输出的竞争。 在组合电路中，当输入信号的状态改变时，输出 端可能会出现不正常的干扰信号，使电路产生错 误的输出，这种现象称为竞争冒险。 产生竞争冒险的原因：主要是门电路的延迟时间产生的。 A A 1 Y 1 A A Y 1 ( a ) ( b ) 1 ≥ 1 Y 2 A A Y 2 ( a ) ( b ) 干扰信号 0 1 ? ? A A Y 正尖峰冒险 负尖峰冒险 1 2 ? ? ? A A Y 分析下图电路的输出波形 A F 1 ≥1 结论： 1 、变量的变化会产生竞争； 2 、当元器件有延时时，输出可能会产生险象。 3 、并不是有了竞争就有险象，在本例中， A 变化了两 次的过程中，只有一次有险象，而另一次没有险象。 4 、利用波形来分析和判断有无险象，比较麻烦，有无 好的简单方法来判断电路有无险象呢？ 5 、竞争和险象是针对具体电路的，虽然逻辑函数功能 一样，不同电路会有不同的险象结果。 6 、险象对于电路产生结果是在输出端产生不应该有的 短暂的尖峰脉冲，一旦延时时间经过，而恢复到正常 状态。 冒险及分类 逻辑门因输入端的竞争而导致输出产生不应有的尖峰干 扰脉冲（又称为过渡干扰脉冲）的现象。 静态险象： 输入变化输出不应变化的情况下，产生短暂错 误输出的险象。 动态险象： 输入变化输出应变化的情况下，输出在变化过 程中产生了短暂的错误输出的现象。 动态险象一般是由静态险象引起的，消除了静态险象也就 消除了动态险象。 0 型险象： 错误输出信号为负脉冲的险象。 1 型险象： 错误输出信号为正脉冲的险象。 静态险象和动态险象均可分为 0 型险象和 1 型险象。 险象的判断 ? 判断组合逻辑电路中是否有可能产生险象 的方法有两种，即 代数法 和 卡诺图法。 代数法判断险象 ? 首先检查函数表达式中是否存在具备竞争 条件的变量，即是否有某个变量同时以原 变量和反变量的形式在函数表达式中出现。 ? 若有，则消去函数表达式的其他变量，再 看函数表达式是否能化成或的形式，若能， 则对应的逻辑电路存在产生险象的可能性。 ? 例 1 判断函数表达式 对应的 逻辑电路是否可能产生险象。 ； ＝ ， ＝ A F 00 BC A F 01 BC ＝ ， ＝ ； ＝ ， ＝ A F 10 BC A A F 11 BC ＋ ＝ ， ＝ AC B A C ? ? A F ＝ 解： 由函数表达式可知，变量 A 和 C 具备竞争的 条件，所以应对这两个变量进行分析。先考察变 量 A ，将 B 和 C 的各个取值组合分别代入函数表达 式，可得 可见 BC ＝ 11 时，变量 A 的变化可能使电路产生 险象。 Eg ：判断 是否可能出现冒险现象。 C B C A B A Y ? ? ? 解：当 A=1 、 C=0 时，