数电实验报告(三).docVIP

数字电路实验设计报告 实验名称：集成触发器 实验目的：学会用VHDL语言实现触发器的功能。 实验仪器： 1.计算机 1台 2.数字电路实验板 1块 实验内容： 用VHDL语言描述D触发器，实现功能、时序仿真。 用VHDL语言描述JK触发器，实现功能、时序仿真。 3．用VHDL语言设计一个广告流水同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图5-11所示，图中¤表示灯亮，◎表示灯暗；并进行功能和时序仿真，并下载入FPGA，在试验箱上测试其电路功能。 1CP ◎ ¤ ¤ ¤ 2CP ¤ ◎ ¤ ¤ 3CP ¤ ¤ ◎ ¤ 4CP ¤ ¤ ¤ ◎ 图5-11 广告流水灯状态图 VHDL语言描述及仿真结果： D触发器 VHDL语言描述 entity diffq is port ( clk : in bit; d : in bit; q : out bit ); end diffq; architecture one of diffq is begin process(clk) begin if(clkevent and clk=1)then q=d; end if; end process; end one; （2）功能仿真 （3）时序仿真 JK触发器 VHDL语言描述 entity jk is port ( clk: in bit; j,k : in bit; q: out bit ); end jk; architecture one of jk is signal q1:bit; begin process(clk) begin if(clkevent and clk=1)then q1=(j and not q1)or(not k and q1); end if; q=q1; end process; end one; 功能仿真 时序仿真 流水灯 VHDL语言描述 entity deng is port ( q1,q2: in bit; l1,l2,l3,l4: out bit ); end deng; architecture one of deng is begin l1=( not q1)or(not q2); l2=( not q2)or q1; l3=( not q1)or q2; l4= q1 or q2; end one; 功能仿真 时序仿真