信工1702李天凌报告.pdf

用Verilog 语言 将16 位二进制数转换为20 位BCD 码 一、坎坷的设计过程 二、关于数据类型、系统功能调用、寄存器以及函数调用 1. 数据类型 外部输入输出端口的分别用input 和output 定义。（两种定义方式括号里直接定义，括 号里申明括号外定义）。 内部电路系统输入用 ，输出用 。 reg wire 函数中的输入输出无需再函数外定义。 仿真源文件中只包含外电路输入输出端口，输入用 输出用 （注：无 和 ） reg wire input output 2. 系统功能调用 调用系统功能$display 在Tcl Console 中输出结果，$display 语句必须在仿真源文件的路 径下，其语句结构如下。 其中引号部分为输出， 表示按照 进制方式输出一个数 。结果如下。 %h 16 result 3.寄存器的应用 CLK CE PRE 定义了寄存器时钟输入端 ，寄存器使能端 ，寄存器置位端 ，寄存器输入端 binary delybinary ，输出端 。 always@(posedge CLK or posedge PRE) CLK PRE 其中的敏感变量是 或者 的上升沿，当 PRE CLK CE 1 上升沿有效立即置位，否则在 为上升沿并且使能端 为 有效时输入输出相等。 下面即是寄存器输入输出相等时调用函数back 得出结果result。寄存器输入输出不等 则清零。 3. 函数调用 格式如下 function [a:b] back; //返回值，也是函数名，[a:b]为返回值大小 input [] a;//形参可以有多个，即函数输入 Input [] b; reg/wire ; //定义函数中用到的非端口变量 begin ( 函数体)； end endfunction //结束 （注）函数可以使代码变简介，但并不会简化电路。 如果需要多个返回值可以先用并置运算符{}，将多个返回值合并为一个长的返回值。 三、设计源文件（四种算法与其仿真结果） 仿真用