设计报告1EDA原理及应用.pdf

设 计 报 告 课程名称：EDA 原理及应用 设计内容：3 输入逻辑与非门 一．设计要求 使用 nFET 和 pFET 设计并实现三输入逻辑与非门电路，并详细分析 该电路中各个晶体管的工作状态，以及电路输入与输出之间的逻辑关 系。 二．设计过程 设计所需器件 nFET、pFET 各若干，高电平和地 元件性能说明 （1）.对于nFET ，将其源极接到GND ，栅极接到Vdd ，就可以使它 导通。若栅极也接GND ，则截止断开 （2）.对于 pFET ，将其栅极接到Vdd ，源极也接Vdd ，就可以使它截 止。若栅极接GND，则导通 由EDA 书P11 页两输入与非门可以类似推导三输入与非门。 电路图如下 对该电路进行分析：规定输入输出信号为 Vdd 时表示逻辑 1，输入输 出信号为GND 时表示逻辑0 ，即可得如下分析过程： （1） A=0 ，B=0 ，C=0 时，由于Q Q Q 这三个pFET 的栅极均为 4 5 6 低电平，源极均为高电平，栅源电压均为Vdd ，因此它们都 能导通，漏极为高电平，因此输出Y 为1。。而对于Q Q Q 1 2 3 这三个nFET，栅极均为低电平，源极也为低电平，因此它 们都截止。 （2） A=0 ，B=0 ，C=1 时，Q Q 的栅极为低电平，Q 的栅极为 4 5 6 高电平，而源极均为高电平，因此Q Q 能够导通，漏极为 4 5 高电平，因此输出Y 为1，而Q 截止。Q Q 的栅极为低电 6 1 2 平，Q 栅极为高电平，因此Q Q 截止，Q 导通。其余状态 3 1 2 3 分析都与此状态类似。 （3） A=1，B=1，C=1 时，Q Q Q 的栅极均为高电平，而源极 4 5 6 也均为高电平，因此Q Q Q 都截止，而Q Q Q 的栅极均 4 5 6 1 2 3 为高电平，源极均为低电平，因此Q Q Q 都能导通，漏极 1 2 3 为低电平。因此输出Y 为0。 可列出输入 ABC 的状态与 Q Q Q Q Q Q 的导通和截止以及输出Y 1 2 3 4 5 6 的关系表： A B C Q1 Q2 Q3 Q4 Q5 Q6 Y 0 0 0 截止 截止 截止 导通 导通 导通 1 0 0 1 截止 截止 导通 导通 导通 截止 1 0 1 0 截止 导通 截止 导通 截止 导通 1 0 1 1 截止 导通 导通 导通 截止 截止 1 1 0 0 导通 截止 截止 截止 导通 导通 1 1 0 1 导通 截止 导通 截止 导