原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
梦幻呼吸灯实验
本实验包括基本实验部分和改进实验部分(梦幻呼吸灯)
一、基本实验
1、顶层模块
top.v
module top(
input rst_165,
input clk_165,
output[7:0] led8_165
);
wire divclk_165;
div_clk1
u0divclk(.rst_165(rst_165),.clk_165(clk_165),.divclk_165(divclk_165));
dream_led
u0led(.rst_165(rst_165),.divclk_165(divclk_165),.led8_165(led8_165));
endmodule
图一、详细描述后的结果
顶层模块中包括 div_clk1 分频时钟模块、dream_led 梦幻LED 灯设计部分。两
部分的连接关系如图一所示，100MHz 的时钟信号clk_165 分频成divclk_165 作
为dream_led 的模块的时钟输入信号，驱动led8_165 实现不同的输出效果。
2、分频时钟模块
div_clk.v
`timescale 1ns / 1ps
module div_clk1(input clk_165,input rst_165,output reg divclk_165);
reg[31:0] counter_165;
always @(posedge clk_165 or posedge rst_165)
begin
if(rst_165)
begin
counter_165=32
divclk_165=h0;
end
else
begin
if(counter_165 32h02faf07f)
1
begin
counter_165=32
divclk_165=~divclk_165;
end
else
counter_165=counter_165+1;
end
end
endmodule
由于FPGA 中提供的时钟引脚是 100MHz,要实现梦幻 LED 灯在每 1s 发生一次变
化，要对时钟进行分频。
T=1s 输入 = 100
1
输出= =1Hz
分频因子计算入下：
输入
输出
-1=N
文档评论（0）