EDA原理及应用讲解课件.pdf

设计方案 本设计以OV7725摄像头为视频图像采集模块，以FPGA芯片为图像处理算法模 块 ，以VGA接口和显示器为视频图像输出显示模块，这三大模块构成系统的总 体框架。此系统能实现图像数据的实时采集，并将图像数据送入FPGA，在FPGA 上实现基于Soble算子的边缘检测算法，然后通过VGA接口将处理后图像送到 VGA显示器上，最终实现对视频图像的实时处理。 设计方案 本设计以OV7725摄像头为视频图像采集模块，以FPGA芯片为图像处理算法模 块 ，以VGA接口和显示器为视频图像输出显示模块，这三大模块构成系统的总 体框架。此系统能实现图像数据的实时采集，并将图像数据送入FPGA，在FPGA 上实现基于Soble算子的边缘检测算法，然后通过VGA接口将处理后图像送到 VGA显示器上，最终实现对视频图像的实时处理。 研究内容 图像边缘检测算法 利用Soble算子的图像边缘检测原理来实现图像边缘提取。Soble算子是基于 一阶导数的离散差分算子，它运算量小，实现简单，而且对硬件要求较低，是 进行边缘检测最常用的算子之一。它的具体实现是计算水平方向和垂直方向的 灰度差分近似值，然后通过运算得到中心梯度，最大梯度和最小梯度就是灰度 变化最大的地方，也就是图像的边缘。 完成内容 （1）Vivado软件顶层模块 顶层模块包括时钟控制模块、摄像头初始化模块、视频图像数据采集模块、 行缓存模块及图像处理算法模块、片内RAM模块及VGA驱动模块。 完成内容 （1）Vivado软件顶层模块 顶层模块包括时钟控制模块、摄像头初始化模块、视频图像数据采集模块、 行缓存模块及图像处理算法模块、片内RAM模块及VGA驱动模块。 完成内容 （2）时钟控制模块 时钟控制模块是整个设计的工作核心，根据输入晶振频率、传输协议、视 频图像格式要求等要素，由此确定系统中所有功能模块所要用到的时钟频率。 我们利用Vivado EDA设计工具中的IP核工具中的Clocking Wizard就可设计生 成时钟控制模块，可以实现时钟频率的分频和倍频，VGA驱动模块需要25MHZ的 驱动时钟，而片内RAM模块则接入100MHZ的时钟。 完成内容 （2）时钟控制模块 完成内容 （3）OV7725摄像头初始化模块 利用SCCB驱动向OV7725控制寄存器组写入初始化字节数据，配置摄像头 参数，使其输出 640×480分辨率、30帧、RGB444的视频图像。 SCCB全称是Seril Camera Control Bus，即串行摄像头控制总线，它由 两条数据线组成：一个是用于传输时钟信号的SIO_C（OV_SCL管脚），另一个 适用于传输数据信号的 SIO_D（OV_SDA管脚）。 该模块包含两个部分，一部分是实现SCCB传输协议控制，另一部分是将 内部寄存器地址和对应配置数值送到第一部分SCCB传输协议中。这两个部分协 同运作，完成OV7725摄像头初始化配置。 完成内容 （4）视频图像数据采集模块 OV7725摄像头数据输出端口为8位，为了采集RGB444 12位数据，需要根 据RBG444信号输出时序图，采集先