0.VerilogEDA技术与实验概述.pdf

Verilog语言概述 Verilog HDL语言概述 硬件描述语言（HDL）： 描述硬件电路的一种语言，在完成程序设计后，通过综合器综 合，生成最终的目标器件文件。这样的设计方法被称为高层次的电 子设计方法。 HDL语言适合大规模集成电路设计。目前常用的HDL语言有 VHDL语言和Verilog HDL语言两种，本课程将通过大量的实例介绍 Verilog语言的编程方法。 Verilog HDL语言： 1983年GDA(GateWay Design Automation)公司开发的。 Verilog HDL语言和软件语言如C语言在很多语法方面相似。但是， Verilog HDL语言从根本上说是一种硬件描述语言，它和C语言还是 有着本质的区别。 软件描述语言和硬件描述语言的区别 C、ASM… 软件程序编译器 CPU指令/数据代码： 程序 COMPILER 010010 100010 1100 (a) 软件语言设计目标流程 VHDL/WERILOG 硬件描述语言综合器 J Q D 程序 SYNTHESIZER Q K 下载至PLD器件或 为ASIC设计提供的电路网表文件 (b) 硬件语言设计目标流程 PLD器件 ASIC器件 Verilog HDL描述方式 只描述行为特征，不涉及电 行为型描述 路的实现，一种高级语言描 述方式。 数据流型描述 给出逻辑方程，通过assign 连续赋值实现组合逻辑功能. 调用Verilog语言已定义的基 结构型描述 元（实体）描述逻辑电路的 方式。