3.1.FPGA开发软件QuartusII使用实例.pdf

下载文档

7
0
约1.92千字
约 7页
2020-08-18 发布于广东
举报
版权申诉
保障服务

3.1.FPGA开发软件QuartusII使用实例.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

FPGA开发软件 QuartusII使用实例思考：如何实现4位加法器74LS283的功能？ S3 S2 S1 S0 C4 C0 C3 C2 C1 A B A B A B A B 3 3 2 2 1 1 0 0 开发板实验配置 QuartusII软件操作实验演示实验平台简介 DE2-70 USB下载口 12V电源接口程序运行与固化扩展的 IO口七段数码管 18个红色和 8个绿色LED 18个拨码开关 4个按键开发板实验设置进位输出C4 加法器和S输出 4位被加数B 4位加数A 低位进位C0 拨码开关和 LED对应的管脚程序 module HalfAdder module FullAdder (A0,B0,S0,C0); (Ai,Bi,Ci_1,Si,Ci); input A0; input Ai, Bi, Ci_1; input B0; output Si, Ci; output S0; wire s1; wire c1; wire c2; output C0; HalfAdder u1 (Ai, Bi,s1,c1); assign S0 = A0 ^ B0; HalfAdder u2 assign C0 = A0 B0; (.A0(Ci_1),.B0(s1),.S0(Si),.C0(c2)); endmodule or u3(Ci, c1, c2); endmodule module _74LS283(A,B,C0,S,C4); input[3:0] A; output[3:0] S; input[3:0] B; output C4; u4 u3 u2 u1 input C0; wire [3:1] C; FullAdder u1 (.Ai(A[0]), .Bi(B[0]),.Ci_1(C0),.Si(S[0]),.Ci(C[1])); FullAdder u2 (.Ai(A[1]), .Bi(B[1]),.Ci_1(C[1]),.Si(S[1]),.Ci(C[2])); FullAdder u3 (.Ai(A[2]), .Bi(B[2]),.Ci_1(C[2]),.Si(S[2]),.Ci(C[3])); FullAdder u4 (.Ai(A[3]), .Bi(B[3]),.Ci_1(C[3]),.Si(S[3]),.Ci(C4)); endmodule