4.1.正弦波发生器——SignalTapII使用.pdf

正弦信号发生器 ——嵌入式逻辑分仪SignalTapII的使用 本节主要内容 组成结构 正弦信号发 工作原理 生器的原理 改变频率的方法 硬件描述语 片上ROM 的IP核 言实现方法 配置与使用 嵌入式逻辑分析 验证方法 仪SignalTapII 正弦信号发生器的原理 相位累 FPGA 加 字 相位寄 正 弦 存 器 ∑ 查询表 DA LPF f clock 两种方式改变输出信号的频率  改变查询正弦表的时钟频率f clock  改变相位累加字，即改变寻址的步长 程序代码 module singt(iCLK_50, dataout,f_set,rst) ; 定义顶层模块 input iCLK_50,rst; singt input[1:0] f_set; 定义电路的输入输出 output[7:0] dataout; 端口,其中f_set为相 reg[7:0] addr; ROM表中的正弦数据地址 位累加字，用于设置 输出信号的频率。 always @ (posedge iCLK_50 or negedge rst) begin always模块实现地 if (!rst) addr = 0; 址累加功能 else addr=addr+ f_set; ROM表中的正弦数表相位累加 end 程序代码 DATAROM U1(.address(addr),.q(dataout),.clock(iCLK_50)); endmodule 例化ROM，ROM是采用IP核的方式实现的， 端口引用方式连接相应端口。 硬件实验平台 DE2-70 USB下载口 12V电源接口 50M 晶振 程序运行 与固化 扩展的 IO口 七段数码管 18个红色和 8个绿色LED 18个拨码开关