5.实验平台简介-EGO1.pdf

实验平台简介 EGO1开发平台简介 本课程所使用的另外一个硬件设备为依元 素科技公司生产的EGO1开发板，FPGA芯片 为Xilinx Artix-7系列，型号为XC7A35T 。 EGO1开发平台简介 输入外设： 5个通用按键，编号S0~S4 默认为低 电平，按 下时为高 电平 5个通用按键 EGO1开发平台简介 输入外设： 5个通用按键，编号S0~S4 对应的FPGA管脚： EGO1开发平台简介 输入外设： 2个专用按键，用于逻辑复位 RST （S6 ）和擦除FPGA 配置管脚PROG （ S5 ）。当设计中不需要外部触发复位时，RST 按键可以用作其他逻辑触发 功能。RST对应的FPGA引脚为P15。 默认为高电平，按下时为低电平 EGO1开发平台简介 输入外设： 16个开关，开关包括8 个拨码开关和一个8 位DIP 开关 往上拨动接高电平 1，往下拨动接低 电平0。 EGO1开发平台简介 输入外设： 16个开关，开关包括8 个拨码开关和一个8 位DIP 开关 对应的FPGA管脚： EGO1开发平台简介 输出外设： 16个绿色LED灯，编号D0~D15，经限流电阻直接和FPGA管脚相连。 16个绿色LED 对应的 FPGA引脚 EGO1开发平台简介 输出外设： 8个七段共阴极数码管，即公共极输入低电平。共阴极由三极管驱动，FPGA 需要提供高电平，三极管饱和导通，公共电极输出低电平，同时段选端连接高电平 ，数码管上的对应位置才可以被点亮。 七段数码管 EGO1开发平台简介 输出外设： 数码管对应的FPGA管脚 EGO1开发平台简介 系统时钟： EGO1 搭载一个 100MHz 的时钟芯片，时钟信号直接与FPGA 全局时钟输入管脚 （P17 ） 相连。 若设计中还需要其他频率的时钟， 可以采用 FPGA 内部的 MMCM 生成。 EGO1开发平台简介 FPGA配置： J22与J3 板上提供以下方式配置 FPGA： 1. USB 转JTAG 接口J22 2. 6-pin JTAG 连接器接口J3 在使用 SPI Flash 配置 FPGA 时， SPI Flash 配置 需要提前将配置文件写入到 Flash 中。 Xilinx 开发工具 Vivado 提供 了写入 Flash 的功能。 板上 SPI Flash 型号为 N25Q6