第10章 数字系统高级设计技术（第5讲）.pdf

数字系统高级设计技术 同步和异步单元处理技术 --同步单元处理技术 FPGA内部由大量的电路单元组成，但是这些单元通常都 是由有限的几种不同的逻辑单元或是逻辑门构成的。 每一种逻辑单元包含输入信号以及输出信号，输出信号又作为其 他逻辑单元的输入信号。 从逻辑层面的抽象来看，一个FPGA器件看成数量众多的逻辑门 构成的网络，这些逻辑门的输入和输出通过金属导线相连构成了 完成特定逻辑功能或是算法的网络。 在FPGA芯片内部，成百上千万的逻辑门之间的信号传递决定了 逻辑门的时延以及系统最后的运行速度。 同步和异步单元处理技术 --同步单元处理技术 同步的必要性 集成电路系统中有些信号的传递可以同时进行，但是有的信号的 传递必须遵循严格的先后关系，这样才能保证系统运行结果的正 确性（也就是说系统运行的结果是可以被重复的，系统在确定条 件下运行的结果是确定的，而不是随机的）。 这就需要同步来保证电路的各个部分的逻辑处理按照特定的顺序 进行。 同步和异步单元处理技术 --同步单元处理技术 同步电路和异步电路的区别在于电路触发是否与驱动时钟 同步。 从行为上讲，就是所有电路是否在同一时钟沿的触发下同步地处 理数据。  常用于区分二者的典型电路就是同步复位和异步复位电路。  同步复位的代码中只有时钟沿一个触发条件； 异步复位代码中语句有复位和时钟沿两个触发条件。 同步和异步单元处理技术 --同步单元处理技术 计算单元 输入数据端 输出数据端 组合逻辑 Rs Rd 数据 数据 组合逻辑 时钟驱动存储单元 时钟信号 同步单元 时钟信号 时钟信号 时钟分配网络 （a）同步系统的状态机模型 （b）本地数据通路 同步系统的结构原理 同步和异步单元处理技术 --同步单元处理技术 图中: 第一部分是由逻辑门组成的组合逻辑部分； 第二部分称为时钟驱动存储单元;简单的说就是寄存器，用于存 储组合逻辑的输出结果； 第三部分是时钟分配网络,这一部分特殊的电路不参与实际的运 算，而是产生并分配参考时钟，这一部分电路关心的是如何产生 控制整个同步电路的时钟并将时钟正确地分配到每一个寄存器。 同步和异步单元处理技术 --同步单元处理技术 同步系统具有很好的可控性。在设计系统和选择正确的 时钟周期时，要满足以下这两个矛盾的需求: 希望系统的时钟周期尽可能短，这样在固定的时间内运算逻辑电 路可以进行更多次的运算; 需要保证时钟定义的时间窗足够长以保证组合逻辑的输出信号都 能在当前时钟周期结束前以及下一个时钟周期开始前到达目标寄 存器。 同步和异步单元处理技术 --同步单元处理技术 同步系统具有以下的优点使得它成为数字集成电路系统的 首选：  同步系统易于理解，并且