第6章 基本数字逻辑单元HDL描述（第4讲）.pdf

基本数字逻辑单元HDL描述 基本数字逻辑单元HDL描述 --存储器HDL描述 存储器按其类型主要分为只读存储器和随机存储器两种。 虽然存储器从其工艺和原理上各不相同，但有一点是相同的，即 存储器是单个存储单元的集合体，并且按照顺序排列。其中的每 一个存储单元由N位二进制位构成，表示存放的数据的值。 思考：区分分布式存储器和块存储器的概念。 存储器HDL描述 --ROM HDL描述 只读存储器的数据被事先保存到了每个 存储单元中，在FPGA中保存数据的方法 有很多。  当对ROM进行读操作时，只要在控制信 号的控制下，对操作的单元给出读取的 数值即可。 图中： EN为ROM的使能信号，ADDR为ROM的地址信号，CLK为 ROM的时钟信号，DATA为数据信号。 存储器HDL描述 --ROM HDL描述方法1 module rams_21a( input en, input [5:0] addr, input clk, output reg[19:0] data ); always @(posedge clk) begin if(en) case(addr) 连续下一页 存储器HDL描述 --ROM HDL描述方法1 6b000000: data = 20h0200A; 6b100000: data = 20h02222; 6b000001: data = 20h00300; 6b100001: data = 20h04001; 6b000010: data = 20h08101; 6b100010: data = 20h00342; 6b000011: data = 20h04000; 6b100011: data = 20h0232B; 6b000100: data = 20h08601; 6b100100: data = 20h00900; 6b000101: data = 20h0233A; 6b100101: data = 20h00302; 6b000110: data = 20h00300; 6b100110: data = 20h00102; 6b000111: data = 20h08602; 6b100111: data = 20h04002; 6b001000: data = 20h02310; 6b101000: data = 20h00900; 6b001001: data = 20h0203B; 6b101001: data = 20h08201; 6b001010: data = 20h08300; 6b101010: data = 20h02023; 6b001011: data = 20h04002; 6b101011: data = 20h00303; 连续下一页 存储器HDL描述 --ROM HDL描述方法1 6b001100: data = 20h08201; 6b101100: data = 20h02433; 6b001101: data = 20h00500; 6b101101: data = 20h00301; 6b001110: data = 20h04001; 6b101110: data = 20h04004; 6b001111: data = 20h02500; 6b101111: data = 20h00