基于FPGA的大规模STN-GPe网络设计与实现.pdfVIP

符号说明 ASIC: application specific integrated circuit, 专用集成电路 BG: basal ganglia, 基底核 CODIC: coordinate rotation digital computer, 坐标旋转数字计算 DAC: digital-to-analog converter, 数模转换器 DBS: deep brain stimulation, 深度脑刺激 DRAM: dynamic random access memory, 动态随机存取存储器 DSP: digital signal process, 数字信号处理 EDA: electronic design automation, 电子设计自动化 FIFO: first input first output, 先进先出队列 FPGA: field programmable gate array, 现场可编程门阵列 GAL: generic array logic, 通用阵列逻辑 GPe: globus pallidus externa, 外侧苍白球 GPi: globus pallidus interna, 内侧苍白球 GPIO: general purpose input output, 通用输入输出口 GPU: graphics processing unit, 图形处理单元 HDL: hardware description language, 硬件描述语言 HH: Hodgkin-Huxley, 霍奇金-赫胥黎 HSMC: high speed mezzanine card, 高速中间接口 IP: intellectual property, 知识产权 JTAG: joint test action group, 联合测试工作组 LIF: leaky integrate-and-fire, 带泄露的积分触发 LUT: look up table, 查找表 ML: Morris-Lecar, 莫里斯-勒卡尔 PD: Parkinson’s disease, 帕金森病 PAL: programmable array logic, 可编程阵列逻辑 PLL: phase locked loop, 锁相环 PWL: piece-wise linear, 分段线性化 RAM: random access memory, 随机存取存储器 RMSE: root mean squared error, 均方根误差 ROM: read-only memory, 只读存储器 SNc: substantia nigra compacta, 黑质致密部 SNr: substantia nigra reticulata, 黑质网状部 SRAM: static random-access memory, 静态随机存取存储器 STN: subthalamic nucleus, 底丘脑核 VHDL: very-high-speed integrated circuit hardware description language, 超高速集成电路 硬件描述语言 目 录 中文摘要I Abstract II 1 前言 1 1.1 研究背景及意义 1 1.2 研究现状 3 1.3 研究思路 5 1.4 主要贡献 7 1.5 内容安排 7 2 STN-GPe 网络模型及FPGA 开发平台 9 2.1 STN-GPe 网络模型 9 2.1.1 单神经元模型 9 STN 神经元 9 GPe 神经元 10 2.1.2 突触模型 12 2.1.3 网络拓扑结构 12 2.2 FPGA 开发平台 14 2.2.1 硬件系统 14 2.2.2 数据通讯 15 2.2.3 神经元网络FPGA 设计框架 16 运算 16 存储 16 2.3 开发工具和开发流程 17 2.3.1 面向FPGA 的EDA 开发工