八路抢答器实验精选报告.docVIP

八路抢答器设计与制作 一、 电路功能 1． 主持人控制抢答器工作。 2． 抢答有效时间为主持人按下按键后 5 秒内，其他时间按动抢答键无效。 3． 抢答选手编号为 0、1、2、3、4、5、6、7。抢答开始后，若五秒内有人抢答，则由 LED数码管显示最先抢答选手编号，否则无显示。 4． 抢答开始后由蜂鸣器发出 5 声 1 秒的提示音，若在 5 秒内有人抢答，蜂鸣器立刻停 止提示音。并显示抢答选手编号。 二、 电路基本参数 输入电压 Vcc=5v 三、 电路原理框图 抢答按键 优 先 编 码电路 锁存器 译 码 电 路 显示 电路 主持人 控制电路 报警电路 控 制 开 关 秒脉冲产 生电路 定时电路 图 3-1 八路抢答器组成电路 四、 设计要求 5． 有八个抢答按键，一个主持人控制按键。 6． 抢答有效时间为主持人按下按键后 5 秒内，其他时间按动抢答键无效。 7． 抢答选手编号为 0、1、2、3、4、5、6、7。抢答开始后，若五秒内有人抢答，则由 LED数码管显示最先抢答选手编号，否则无显示。 8． 抢答开始后由蜂鸣器发出 5 声 1 秒的提示音，若在 5 秒内有人抢答，蜂鸣器立刻停 止提示音。 1 五、 电路原理图及工作原理介绍 电路原理图如图 2-1 所示。 图 2-1 八路抢答器原理图 图中 K0 K 为 8 个抢答按键。 74LS148 为 8 线/3 线优先编码器，其逻辑功能如 7 表 2-1 所示。8 路输入信号 D0 D 以及编码输出信号 A0 A7 均为负逻辑。 EI 为使能 7 控制端，低电平有效，当 EI=0 时，正常编码，否则所有输出端均为高电平。当 EI=0 时，且 D0 D 有输出时， Gs 0，否则 Gs 1，可见 GS为低电平时 74LS148 正常 7 编码且有输入。 当 EI=0 时，且 D0 D 无输入时，EO=0,可见 E O为低电平时表示 74LS148 7 正常编码且无输入。 74LS279 为 4RS触发器，输入信号低电平有效。其中，第一和第三 RS触发器有两 个置 1 端。看 K 为主持人控制键，按下 K8 将第一至第三 RS 触发器复位，将第四 RS 8 触发器置 1。在正常抢答期间， 74LS279 作为锁存器，将编码输出 A0 A7 和 GS锁存， 其中 A2 A 反相输出，从而将负逻辑编码变为正逻辑， GS 同相输出。最后，编码信 0 号经 7 段显示译码器 74LS48 译码由 LED显示抢答选手编号。 74LS48 内部有 2K 上拉电 阻，可直接驱动共阴 LED，不需要串联限流电阻。 由 555 定时器构成多谐振荡电路，震荡周期 T 0.7( R R )C 1S 10 , 占空比 11 1 R R 10 11 D 66.7%。该信号既是倒计数电路的时钟脉冲，又是蜂鸣器的发声的 R 2R11 10 定时脉冲。由 74LS192 构成 5 秒倒计时电路。主持人按下 K 时，计数器置为 6，然后 8 开始倒计数， 经 6 个脉冲后， 计数值为 0，以后保持 0 不变， 除非主持人再次按下 K 置 8 数，因为计数器最高输出 Q 端与异步清零端 CLR相连，当计数器为 0 时若继续倒计数， D 则 Q =1，使计数器清零。 D 主持人按下按键 K8 复位后，计数器输出为 6，前 5 个计数脉冲到来后，计数器输 出分别为 5、4、3、2、1，或门 G 输出高电平，若无人抢答，则与非门 G2 打开，时钟 1 2 脉冲经 G ，G3 到三极管 T, 蜂鸣器发出 5 声蜂鸣音。计数器输出为 0 或有人抢答时， 2 与非门 G 关闭蜂鸣器不再发声。 2 主持人按下按键 K 复位后，锁存器 74LS279 第四个 RS触发器置 1，输出端 4Q为 8 高电平；计数器 74LS192 置 6，门 G1 输出高电平，从而使门 G4 输出低电平，编码器 74LS148 被选通，处于正常编码状态。若有人抢答，则 Gs 0，使锁存器 4Q=0，从而 使门 G 输出高电平，编码器 74LS148 被关闭，不再编码，输出全为高电平，锁存器输 4 出保持不变。若计数器计数到 0，则门 G 输出为 0，编码器 74LS148 同样被关闭，不再 1 编码，输出全为高电平，锁存器输出保持不变。 编码器 74LS148 输出端 EO与七段显示译码器 74LS48 的 BI / RBO相连，这是因 为，无人抢答时和 0 号选手按下 K 抢答时，编码器具有相同的输出，而前者 EO=0，使 1 LED无显示，后者 EO=0,显示 0。 六、 芯片简介 1. 74LS192 74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其 引脚排列及逻辑符号如下所示： 图 6-1 74LS192