3-8译码器和模13BCD码计数器实验报告.doc

成绩 指导教师 日期 2011-4-8 XXX 大 学 实 验 报 告 实 验 课 程 名 称： 电子系统EDA 院系名称： 信 息 学 院 专业名称： 通信工程 实验项目名称： 3-8译码器和模13BCD码计数器 班级： XXXXX 学号： XXXX 报告人： XXXX 实验一 3-8译码器和模13BCD码计数器 实验目的： 练习使用QuartusⅡ软件进行设计输入、设计仿真； 掌握基本组合逻辑电路和基本时序电路的实现方法。 实验原理： 1、3-8译码器是常用的组合逻辑电路，其功能是对3位码进行译码，下面是74138的真值表。 表一：74138真值表 2、模13BCD码计数器是基本时序电路，其功能是对输入脉冲进行计数，下面是其真值表。 表二：模13真值表 输入 输出 CLK CLR Q1D Q1C Q1B Q1A Q0D Q0C Q0B Q0A x 1 0 0 0 0 0 0 0 0 ↑ 0 0 0 0 0 0 0 0 1 ↑ 0 0 0 0 0 0 0 1 0 ↑ 0 0 0 0 0 0 0 1 1 ↑ 0 0 0 0 0 0 1 0 0 ↑ 0 0 0 0 0 0 1 0 1 ↑ 0 0 0 0 0 0 1 1 0 ↑ 0 0 0 0 0 0 1 1 1 ↑ 0 0 0 0 0 1 0 0 0 ↑ 0 0 0 0 0 1 0 0 1 ↑ 0 0 0 0 1 0 0 0 0 ↑ 0 0 0 0 1 0 0 0 1 ↑ 0 0 0 0 1 0 0 1 0 ↑ 0 0 0 0 0 0 0 0 0 原理图： 1、3-8译码器原理图 图一：3-8译码器原理图 2、模13计数器原理图 图二：模13计数器原理图 仿真结果： 1、3-8译码器仿真结果 图三：3-8译码器仿真结果图 2、模13BCD码计数器仿真结果 图四：模13BCD码计数器仿真结果图 设计心得 设计38译码器的时候要注意使能端G1接高电平，G2A、G2B接低电平，否则不会译码。如果使用总线输出，原理图将更简便。 设计模13 计数器注意74160是异步清零，所以用总体清零法实现电路时要把与非门接在13对应的的3个1上，然后连接CLK。如果用总体置数法，则必须把与非门接在12对应的两个1上，然后再接上load，因为74160是同步置数。另外，个人认为，并行计数比串行计数好，不会有差额延迟。 思考题 功能仿真和时序仿真有何不同？为什么？ 答：功能仿真输出无干扰波形，输出波形相对于敏感元没有延迟，忽略了电路门的延时效应，是理想情况下的波形。 而时序仿真符合实际情况，考虑的硬件的好坏，得出的波形与硬件运行产生的波形比较相近。