基于卷积神经网络的压缩与硬件加速方法研究.pdfVIP

重庆大学硕士学位论文 中文摘要 摘 要 卷积神经网络 （Convolution Neural Network, CNN ）在图像、语音、人脸识别 等领域发展迅速，尤其在图像领域表现出色。现实中对传统算法的应用往往依托 于体积小、功耗低的嵌入式平台，卷积神经网络的特点是参数庞大、网络模型复 杂、卷积运算耗时过多，这使得卷积神经网络不易在嵌入式端流畅运行。本文针 对卷积神经网络参数庞大、网络模型复杂的特点，提出网络裁剪和权值量化，对 卷积神经网络进行压缩，同时针对卷积神经网络卷积运算耗时过多的特点，使用 现场可编程门阵列(FPGA)对卷积过程进行加速。 本文研究的卷积神经网络模型为Tiny-yolo ，首先，分析Tiny-yolo 网络连接关 系，对权值较小的连接进行裁剪，减少权值数量，实现对网络的压缩；裁剪后的 权值矩阵采用稀疏化存储方式，减少网络模型对内存的占用；对稀疏网络进行重 训练，达到压缩目的的同时，保证网络在裁剪前后识别精度不会出现大幅下降； 其次，对权值进行量化，本文将Tiny-yolo 原有数据类型进行量化，在保证精度误 差范围内，进一步减小模型内存占用量和运算复杂度；最后，根据Tiny-yolo 网络 结构特点提出了深度并行-流水的FPGA 加速优化方案，对数据缓存，以及卷积运 算进行加速，最终实现Tiny-yolo 网络在嵌入式端流畅运行。 通过实验验证，网络裁剪在保证网络识别精度的前提下，参数数量减少9 成， 网络模型占用内存由63.5MB 变为4.55MB 。量化实现4 倍左右的压缩比率，网络 精度有所损失，mAP 下降2 个百分点，但对最终检测结果影响不大。硬件加速优 化，相比在最大频率为667MHZ 的ARM Cortex-A9 上运算实现了7 倍左右的运算 加速。 关键词：神经网络，压缩，硬件加速，FPGA I 重庆大学硕士学位论文 英文摘要 ABSTRACT Convolution Neural Network (CNN) has developed rapidly in the fields of image, speech and face recognition, especially in the field of image. In reality, the application of traditional algorithms often relies on embedded platforms with small size and low power consumption. Convolutional neural networks are characterized by huge parameters, complex network models and large amount of computation. These characteristics make it difficult for convolutional neural networks to run fast in embedded end. In view of the huge parameters and complex network model of convolutional neural network, this paper proposes network tailoring and weight quantization to compress the network. At the same time, in vi