VerilogHDL简单计算器设计.docxVIP

下载本文档

8
0
约9.49千字
约 13页
2020-10-03 发布于天津
举报
版权申诉

VerilogHDL简单计算器设计.docx

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第一章设计目的及任务要求设计目的设计任务课设要求第二章设计思路设计总体框图设计原理计算其原理数码显示原理八位数码管扫描的原理第三章设计源程序及分析计算器模块计算器源程序计算器程序分析数码管显示部分数码管显示源程序数码管显示程序分析循环扫描模块循环扫描程序循环程序分析总程序及其分析第四章时序仿真和结果验证计算器时序仿真及其分析数码管时序仿真及分析总体时序仿真图结果验证第五章心得体会第一章设计目的及任务要求设计目的进一步加强熟练基础知识熟练掌握软件的使用以及用该软件编程和仿真的全过程培养独立思考问题

PAGE PAGE # / 13 TOC \o 1-5 \h \z \o Current Document 第一章设计目的及任务要求 1 \o Current Document 1.1设计目的 1 \o Current Document 1.2设计任务 1 \o Current Document 1.3课设要求 1 \o Current Document 第二章设计思路 2 \o Current Document 2.1设计总体框图 2 \o Current Document 2.2设计原理 2 \o Current Document