数字电路课件：第5章 触发器.pptVIP

3、波形图 Q 二、边沿JK触发器 1、用边沿D触发器构成的边沿JK触发器电路 2、逻辑符号 3、功能表 4、波形图 Q 5、两种商品边沿JK触发器 正边沿触发， J，K形式输入数据 负边沿触发 J，K形式输入数据 为减少同一装置中，器件品种过多的缺点： 希望各种功能的触发器之间能互相置换，即构成一种多功能的通用触发器 将JK触发器转换成D触发器 利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。 转换方法 解： 例5-1 试将图5-17（b）所示的负边沿触发JK触发器转换成D触发器 一、翻转触发器 专门用作翻转功能的触发器 触发器有一个控制变量T 当T=1时，每来一个时钟脉冲，触发器就转换一次 当T=0时，触发器的状态维持不变 故T触发器的状态方程式为： T=0 T=1 T触发器没有专门的商品电路，它通常是由D或JK触发器构成 用D触发器 Q * 杭州电子科技大学电子信息学院 教材原著：《数字电路》 龚之春 编著 触发器特点： 触发器分类： 本章重点： 触发器外部逻辑功能、触发方式。 能够存储一位二进制信息的基本单元。 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2.在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 按触发方式分：电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器 组合电路： 不含记忆元件 、无反馈 、输出与原来状态无关 触发器： RS触发器：又称复位-置位触发器 一、电路 输入输出交叉连接，有两个输出端Q、Q 电路中有两个输入端，SD（SD）、RD（RD） SD、SD——置位（置1）端 RD、RD——复位（复0或置0）端 SD、RD： SD、RD： 低电平有效 高电平有效 下标D：表示输入S、R对触发器起直接置位、复位作用 二、工作原理 四种情况： 输入互补： 1、SD=0，RD=1，则 0 1 1 1 0 0 触发器置1 2、SD=1，RD=0，则 Q=0 Q=1 触发器复0 1 0 1 0 输入相同 3、SD=RD=1 1 1 原（现）状态 新（次）状态 不变 不变 4、SD=RD=0 0 0 1 1 Q与Q 同时为1，不成互补关系 是一种不正常的强制状态 当SD、RD一起从0变1后 Q和Q将变得不可预测 假定G1门的延迟时间短 1 1 1 0 故：与非门型RS触发器禁止 工作在这种输入条件 RS触发器真值表 三、工作波形 考虑器件内部时延和波形边沿时间后的触发器波形 Twmin 代表SD和RD信号交替出现时的最小时间间隔。 逻辑符号 同理：或非门型RS触发器的状态转换方程为 逻辑符号为: 基本RS触发器：又称透明触发器，当输入信号发生变化时， 直接影响触发器的状态及输出 钟控触发器（时钟控制的触发器）： 触发器状态转换的时间由某个时钟信号来控制 一、钟控RS触发器 1、电路 门G1、G2构成基本 RS触发器 门G3、G4是触发引导电路 当CP=0时，SD=RD=1 触发器状态Q维持不变 当CP=1时，SD=S， RD=R 触发器的状态可能发生状态转换 2、状态转换方程及功能表 利用 可得钟控RS触发器的状态转换方程为 其中SR=0是约束条件 功能表 3、逻辑符号 C1：定时（控制）关联记号，表示只有在CP为1时， C1才为1，内输入S或R才起置位或复位作用 钟控RS触发器的缺点： 仍需双路触发信号R及S输入，而且受RS=0约束条件的限制 二、钟控D触发器（D锁存器） 1、电路 导引门G3、G4的输入是D及D，自然满足了约束条件 状态的转换仍受时钟CP的控制 当CP=0时，SD=RD=1 触发器状态Q维持不变 当CP=1时，SD=D， RD=D 触发器的状态可能发生状态转换 2、状态转换方程与真值表 真值表 状态转换方程 3、逻辑符号 C1：控制关联 当CP=1时，C1=1， 外输入数据D才成为内输入数据， 并使触发器的状态Qn+1=Dn 4、钟控D触发器又称为D锁存器 D：待存入的数据 在CP=1时，可将数据存入触发器 在CP=0时，D便保留在触发器内，此时，门G3和G4都被CP 所封闭，Q的状态已与外输入D隔离，数据D即 使变化，也不再能影响状态Q 欲存入新数据D，需要待CP再次跃升到高电平，打通闩锁 7、工作波形 在CP=1时，触发器仍然是透明的，即Q跟随D变化 在CP=0时，电路才处于锁存状态 MS FF——Master-Slave FF 钟控触发器（锁存器）： 在CP=1时，输入仍然会直接影响输出，是透明的 主从触发器：可以解决触发器输入