Xilinx-XADC的使用中文介绍.docxVIP

Zynq 器件 XADC的使用 ( 原创 ) 1．前言 赛灵思的 7 系列 FPGA和 Zynq 器件创造性地在片上集成了模数转换器和相关的片上传感器（内置温度传感器和功 耗传感器），这是相比赛灵思前一代产品来新增加的特性，可在系统设计中免去外置的 ADC器件，有力地提高了系统 的集成度。本文就这一新模块的使用进行简单介绍，希望对大家有所帮助，当然如有不当之处还请高手指正，以免误导大家，欢迎大家补充。 2． XADC模块介绍 2.1 XADC 模块概述 Zynq 器件 XADC模块包括 2 个 12 比特 1 MIPS的模数转换器和相关的片上传感器， 模数转换器能为系统应用提供通用目 的的高精度的模拟接口，下图是 XADC模块的框图： XADC模块支持不同的操作模式， 如外步触发同步采样模式； 可接受不同类型的模拟输入信号， 如单端或差分信号；最多能接受 17 路外部的模拟输入信号。 XADC模块也包括一定数量的片上传感器用来测量片上的供电电压和芯片温度， 这些测量转换数据存储在一个叫状态寄存器（ status registers ）的专用寄存器内，可由 FPGA内部叫动态配置端口 Dynamic Reconfiguration  Port (DRP)）的  16 位的同步读写端口访问。  ADC转换数据也可以由  JTAG TAP访问，这种情况下 并不需要去直接例化 XADC模块，因为这是一个已经存在于 FPGAJTAG结构的专用接口，此时因为没有在设计中直接例化 XADC模块， XADC模块就工作在一种预先定义好的模式叫缺省模式，缺省模式下 XADC模块专用于监视芯片上的供电电压和芯片温度。 XADC模块的操作模式是由用户通过 DRP或 JTAG接口写控制寄存器来选择的， 控制寄存器的初始值有可能在设计中例化 XADC模块时的块属性（ block attributes ）指定。 2.2 XADC 模块管脚需求 所有的 XADC模块专用管脚都位于 bank0, 所以都加有 _0 的后缀。下图表示了 XADC的基本输入输出需求： 这有两种推荐配置： 图中左边 XADC由 Vccaux(1.8V) 供电，并且用一个外部的 1.25V 参考源。 用外部参考源在精度和热飘移方面可以获得更好的性能，一个磁珠用隔离模拟地和数字地，这可避免较常用的模拟和数字电路共地而把噪 声带入模拟电路的缺点；图中右边 XADC是用片内的参考源，这时 VREFP脚必须按图中所示连接到地。 下表列出了 XADC相关的引脚和连接： 注： XADC模块有一专用的支持差分输入的模拟通道输入引脚脚（ ADxP or ADxN，x 为 0 到 15） ,Kintex-7 不支持辅助通道  (VP/VN) ，另外还最多有 16 个辅助的模拟通道输入引 6， 7， 13， 14， 15。 Zynq-7000 AP SoC 器件由于封装 不通可能不会支持所有的辅助通道，具体要查询封装文件。 3．基本使用方法 3.1 XADC  模块的操作模式 最基本的操作模式叫缺省模式，缺省模式下  XADC模块专用于监视芯片上的供电电压和芯片温度，这时  XADC模块并不 需要用户对其进行配置。 另外一个为同步采样模式，按预定的步骤顺序采样两个外部的模拟输入信号，并把采样结果存储在状态寄存器内。 单通道模式，在这种模式下，用户必须通过写控制寄存器 控制寄存器 40H的 BU(analog input mode) 和 ACQ（settling time  40H的 CH4到 CH0比特来选择一个要采样的通道。另外 ）两个参数也必须设置。 独立 ADC模式，在这种模式下，的，用户必须设置正确的报警门限；  ADCA 是固定用来实现一个类似于缺省模式的“监控模式”，报警输出功能是有效 ADC B只能用来测量外部的模拟输入。 Single Pass  模式，在这种模式下，按用户选择的采样顺序序列顺序采样一遍后停止  ADC。 采样顺序序列是由用户写序列通道选择寄存器  48H和  49H 来设定的。 Continuous Sequence 连续序列模式，这种模式和 Single Pass 模式很相似，区别是采样完一遍后系统自动重新开始序列采样，故为连续采样。 模式选择是由控制寄存器 41H 的 SEQ3到 SEQ0比特决定，具体如下图示： 3.2 XADC primitive XADC模块的使用方法， 一是直接用 模块，这是可以通过 FPGA逻辑或  FPGAJTAG专用接口访问， 这时 XADC模块工作在缺省模式； 二是在设计中例化 XADC ZYNQ器件的 PS到 ADC模块的专用接口访问。例化 XADC模块有两种基本形式：一是 ISE 和 PlanA