杭电计组实验五六七.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验报告 2016 年 4 月 21 日 成绩: 姓名 周勇 学号班级 计科5班 专业 计算机科学与技术 课程名称 《数字电路课程设计》 任课老师 章复嘉老师 指导老师 章复嘉老师 机位号 实验序号 5,6,7 实验名称 实验四 实验时间 4月21日 实验地点 1教225 实验设备号 一、实验程序源代码 实验5: module ex5(clka,wea,addra,dina,douta); input clka; input wea; input [7:2] addra; input [31:0] dina; output [31:0] douta; ram_b your_instance_name ( .clka(clka), // input clka .wea(wea), // input [0 : 0] wea .addra(addra), // input [5 : 0] addra .dina(dina), // input [31 : 0] dina .douta(douta) // output [31 : 0] douta ); Endmodule 实验6: main: nor $1,$0,$0; #$1=FFFF_FFFF sltu $2,$0,$1; #$2=0000_0001 add $3,$2,$2; #$3=0000_0002 add $4,$3,$2; #$4=0000_0003 add $5,$4,$3; #$5=0000_0005 add $6,$5,$3; #$6=0000_0007 sllv $7,$6,$2; #$7=0000_000E add $9,$5,$6; #$9=0000_000C sllv $8,$6,$9; #$8=0000_7000 xor $9,$1,$8; #$9=FFFF_8FFF add $10,$9,$1; #$10=FFFF_8FFE sub $11,$8,$7; #$11=0000_6FF2 sub $12,$7,$8; #$12=FFFF_900E and $13,$9,$12; #$13=FFFF_800E or $14,$9,$12; #$14=FFFF_9FFF or $15,$6,$7; #$15=0000_000F nor $16,$6,$7; #$16=FFFF_FFF0 add $17,$7,$3; #$17=0000_0010 sllv $18,$8,$17; #$18=7000_0000 sllv $19,$3,$17; #$19=0002_0000 sllv $20,$19,$7; #$20=8000_0000 add $21,$20,$1; #$21=7FFF_FFFF or $22,$18,$21; #$22=7FFF_FFFF add $23,$20,$22; #$23=FFFF_FFFF sub $24,$20,$22; #$24=0000_0001 sub $25,$22,$20; #$25=FFFF_FFFF xor $26,$18,$1; #$26=8FFF_FFFF sltu $27,$22,$20;#$27=0000_0001 sltu $28,$26,$20;#$28=0000_0000 add $29,$22,$2; #$29=8000_0000 sub $30,$20,$2; #$30=7FFF_FFFF add $31,$11,$26; #$30=9000_6FF1 实验7 module ex7(clka,douta,rst ); input rst; input clka; output wire[31:0] douta; wire [31:0]dina; reg [31:0]PC; reg [0:0] wea; initial begin PC=32 wea=0; end ex77 your_instance_name ( .clka(clka), // input clka .wea(wea), // input [0 : 0] wea .addra(PC[7:2]), // input [5 : 0] addra .dina(dina), // input [31 : 0] dina .douta(douta) // output [31 : 0] douta );

文档评论(0)

_______ + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档