电子技术基础复习题-时序逻辑电路.docx

《电子技术基础》复习题 时序逻辑电路 一、填空题 1.具有“置0”、 “置1”、“保持”和“计数功能”的触发器是（ ） 2.触发器有门电路构成，但它不同门电路功能，主要特点是: 型触发器的直接置 0端Rd置1端Sd的正确用法是（ 4.按触发方式双稳态触发器分为： （ ） 5.时序电路可以由（ ）组成 6.时序电路输出状态的改变（ ) 7.通常寄存器应具有（ ）功能 8.通常计数器应具有（ ）功能 9. M进制计数器的状态转换的特点是设初态后，每来（ ）个CP时，计数器又重回初态。 10.欲构成能记最大十进制数为 999的计数器，至少需要（ ）个双稳触发器。 11.同步时序逻辑电路中所有触发器的时钟端应 （ 二、选择题： 计数器在电路组成上的特点是（ ） a）有CP输入端，无数码输入端 b） 有CP输入端和数码输入端 按各触发器的状态转换与 CP的关系分类，计数器可分为（ c） 无CP输入端，有数码输入端 ）计数器。 a ）加法、减法和加减可逆 b ）同步和异步 c ）二、十和 M进制 3.按计数器的状态变换的规律分类，计数器可分为（ ）计数器。 a ）加法、减法和加减可逆 b ）同步和异步 c ）二、十和 M进制 4按计数器的进位制分类，计数器可分为（ ）计数器。 a ）加法、减法和加减可逆 b ）同步和异步 c ）二、十和 M进制 TOC \o 1-5 \h \z n位二进制加法计数器有（ ）个状态，最大计数值是（ ）。 a） 2n-1 b ） 2n c ） 2n-1 分析时序逻辑电路的状态表，可知它是一只（ ）。 ⑻二进制计数器 （b）六进制计数 （c）五进制计数器 C Q2 Q1 Q。 0 0 0 0 1 0 0 1 2 0 1 1 3 1 1 0 4 1 1 1 5 0 0 0 TOC \o 1-5 \h \z 分析如图所示计数器的波形图，可知它是一只（ ）。 ⑻ 六进制计数器（b） 七进制计数器（c） 八进制计数器 逻辑电路如图所示，当A= “0”，B= “1”时，C脉冲来到后JK触发器（）。 ⑻ 具有计数功能 （b）保持原状态 （c） 置“ 0” （d） 置“1 ” 9、逻辑电路如图所示,ti瞬间输出Q 9、逻辑电路如图所示, ti瞬间输出Q为() 分析C, S, R的波形，当初始状态为“0”时, (a) 0 (b) 1 ” (c) Q 10、 555 集 成定 时 器电路 如 图 所 示, 压, 则 输 入端 6 和2的电 压 应 满 足 2 1「 ⑻ U|6 3 Ucc , U2 UCC 3 CC 2 1 ,, (b) UI6 3 UCC， U2 yUcc 2 1「 (c) UI6 UCC， U2 UCC 3 3 为使输出电压UO3由低电压变为高电 ()。 11、逻辑电路如图所示，当A=“0”，B=“1 ”时，C脉冲来到后D 触发器( )° ⑻具有计数功能 (b) 保持原状态 (c) 置“ 0” (d) 置“1 ” 12、时序逻辑电路如图所示, 的新状态为原状态为“ 0 0当发出寄存和取出指令后 12、时序逻辑电路如图所示, 的新状态为 原状态为“ 0 0 当发出寄存和取出指令后 ( )° (a) 1 1 (b) 1 0 (c) 0 1 ( )°其它计 ( )°其它计 判定它是13、分析某时序逻辑电路状态表， 判定它是 (a) 二进制计数器(b) 十进制计数器(c) C Q Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 10 0 0 0 0 三、非客观题 1.由555集成定时器组成的电路如图所示。已知UCC 6V ,尺=2 k? , R2= k?, C1 = F, C2 = 33 F, C3 = 100 F,合 上 开 关S, 8? 扬声器 发 出声 响 试 分另U计 算 Rp = 0和Rp = 100 k? 时的声响频 率。 2:已 知逻辑电路图及C, SD, RD 的 波 形， 试 画出输 岀（ 2°, Q1 的 波 形 （设 Q。, Q 的 初 始状态均为“ 0 ”）。 3、 已 知逻辑电路图和C脉冲的 波 形， 试 写出 F。 和F1 的 逻 辑 式，并 列 出 F。 ,耳的状态表（设Q0, Q1初始 状 态 均 为“ 0”。 4、 试列出如下所示逻辑电路图的状态表画出波形图，并指出是什么类 型的计数器（设Q，Q,的初始状态均为“ 0”。 5、 列出逻辑电路图的状态表，写出输出F的逻辑式，画出输出Q, Q_j及F的 波形图，计算F的脉宽tW和周期T（设C脉冲频率为1 kHz,各触发器初始状 态均为“ 0”。 C Q1 Q0