六位阵列乘法器.docVIP

PAGE 沈阳航空航天大学 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：阵列乘法器的设计 院（系）： 专 业：计算机科学与技术 班 级： 学 号： 姓 名： 指导教师：胡光元 完成日期：2014年1月10日 沈阳航空航天大学程设计报告 目 录 TOC \o 1-3 \h \z 20523 第1章 总体设计方案 1 4542 1.1 设计原理 1 3855 1.2 设计环境 1 2864 第2章 详细设计方案 2 19452 2.1 顶层方案图的设计与实现 2 30140 2.1.1创建顶层图形设计文件 2 20739 2.1.2器件的选择与引脚锁定 2 7877 2.2 功能模块的设计与实现 3 6957 2.2.1六位阵列乘法模块的设计与实现 4 10143 2.2.2细胞模块的设计与实现 5 9531 2.3 仿真调试 7 3002 第3章 编程下载与硬件测试 8 8629 3.1 编程下载 8 3345 3.2 硬件测试及结果分析 8 26120 参考文献 10 24879 附录（电路原理图） 12 第1章 总体设计方案 1.1 设计原理 由于采用普通的方法计算两个数的相乘比较慢，为了进一步提高乘法运算的运算速度，可以采用类似于人工计算的方法，用阵列乘法器来进行计算，给人们带来了很大的方便。 六位阵列乘法器的原理，X=X1X2X3X4X5X6 Y=Y1Y2Y3Y4Y5Y6且X为被乘数的输入端，Y为乘数的输入端，Z=Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11为乘积的输出端。其基本原理是阵列的每一行送入乘数Y的每一位数位，而各行错开形成的每一斜列则送入被乘数的每一数位。 六位阵列乘法器的整体设计包含三十六个加法器模块，加法器模块中由一个与门和一个全加器构成，由四个与门、两个异或门、一个三端接口的或门构成的全加器为底层设计，采用原理图设计输入方式，所谓的全加器就是两个数X、Y及进位输入Cn相加可得全加和Fn和进位输出Cn。 顶层的六位阵列乘法器也采用原理图设计输入方式，在以三十六个加法器为基础而构成的六位阵列乘法器，其主要以六个被乘数输入端、四六个乘数输入端以及八十二个乘积输出端为主，外加还包括中间过程参与计算的进位输入端、部分积输入端和进位输出端、部分积输出端，这样一来就构成了一个完整的六位阵列乘法器。 采用硬件描述语言进行电路设计并实现四位阵列乘法的功能，设计的原理图经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，若以上过程全部正确，最后经硬件测试验证设计的正确性。 1.2 设计环境 ·硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机； ·EDA环境：Xilinx Foundation 3.1设计软件、。 第2章 详细设计方案 2.1 顶层方案图的设计与实现 顶层方案图实现四位阵列乘法器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。 2.1.1创建顶层图形设计文件 顶层图形文件主要由四位被乘数输入端、四位乘数输入端和八位乘积输出模块组装而成的一个完整的设计实体。可利用Xilinx Foundation 3.1模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。 图2.1 六位阵列乘法器顶层图形文件结构 2.1.2器件的选择与引脚锁定 （1）器件的选择 由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200可编程逻辑芯片。 （2）引脚锁定 把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。 表2.1 信号和芯片引脚对应关系 四位阵列乘法器内部 信号 图形文件中的输入/输出 信号 XCV200芯片引脚 X1 X1 P85 X2 X2 P84 X3 X3 P82 X4 X4 P81 X5 X5 P80 X6 X6 P79 Y1 Y1 P101 Y2