原创力文档- 1、本文档共6页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
《FPGA原理及应用》
实 验 报 告 书
7 ）
题 目 秒表设计
学 院 专 业
姓 名 学 号
指导教师
2015 年 10-12 月
一、实验目的
掌握小型电路系统的 FPGA 设计法。
二、实验内容
用文本法结合原理图的方法设计一个秒表，并在实验箱上进行验证。 秒表基本功能要求如下：
要求设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在
何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过 程中也要无条件地进行清零操作。
要求设置启 / 停开关。当按下启 / 停开关后，将启动秒表并开始计时，当再 按一下启 / 停开关时，将终止秒表的计时操作。
要求计时精确度大于 0.01 秒。要求设计的计时器能够显示分 (2 位 ) 、秒（ 2 位）、 0.1 秒（ 1 位）的时间。
要求秒表的最长计时时间为 1 小时。
要求外部时钟频率尽量高，分频后再给秒表电路使用。三、实验条件
1、开发软件： Quartus Ⅱ
2、实验设备： KX_DN8EDS实验开发系统
3、拟用芯片： EP3C55F484C8
四、实验设计
1、六进制计数器
仿真波形
2、十进制计数器
3、分频计
4、七段数码管译码器
5、 100 进制原理图
6、 60 进制原理图
7、秒表原理图
8、管脚锁定
新建好工程文件，芯片选择
定引脚：选择 Assignments →
Cyclone Ⅲ 下面的
Assignments Editor
EP3C55F484C8系列。然后锁
命令。
9、编译文件下载
将编译产生的 SOF格式配置文件下载进 FPGA中。
10、FPGA实验箱接线
KX-EDA40A++实验箱上进行连线， 分配 J4,J5 的引脚，输入 CLK（PIN_接到时钟信号 , 输入的 EN,RST 接到电平开关 L1，L2。
五、 实验总结
经过本次实验， 我对 Quartus Ⅱ的使用认识更加深刻， 对 FPGA技术有了更深层次的认识，有助于我对以后的电子电路设计有极大帮助。
文档评论（0）