原创力文档- 1、本文档共6页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
数字逻辑设计及应用
课程设计报告
姓 名： 雷 蕾
学 号：2010012030036
选课号：
设计题号： 5
0
一．设计题目：设计101 序列检测器
二．设计要求
要求使用状态机设计一个序列检测器，检测输入数据，当输入中出现101 时，输出1，否则输出为0 。
不进行重复判断，即当出现10101…时，输出为00100…
判断的具体流程如下：
1. 电路复位，进入状态S0，等待输入
2. S0 状态下：如果输入为0，则停留在S0，如果输入为1，则跳转到S1
3. S1 状态下：如果输入为0，则跳转到S2，如果输入为1，则停留在S1
4. S2 状态下：如果输入为1，则输出1，并跳转到S0，如果输入为0，则输出0，并跳转到S0
检测器电路实现：时钟信号，1 bit 输入待判断信号，1bit 输出判断结果。
三．设计过程
1.设计方案：
通过使用ISE 编写verilog 语言，实现以下过程：
1
00
0 01 1
s0 s1
0
0/1
10
s3
只有当s3 接收到的输入信号为1 的时候，输出才会为1，其余时候输出都为0.
2.设计程序：
模块文件：
`timescale 10ns/1ns
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 21:02:40 06/06/2012
// Design Name:
// Module Name: abcd
// Project Name:
// Target Devices:
1
// Tool versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module abcd(
input reset,
input clk,
input ipt,
output reg result
);
parameter [1:0] s0 = 2b00, s1 = 2b01, s2 = 2b10;
reg[1:0] state;
always @ (posedge clk)
begin
if(reset)
begin
state=s0;
result=0;
end
else
begin
case(state)
s0:
begin
if(ipt==0)
文档评论（0）