- 1、本文档共1页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Cadence 发布业界首款已通过产品流片验证的 Xcelium 并行仿真平台
内容提要: 可执行基于多核并行运算的第三代仿真平台, 业界领先的 Cadence
验证套件家族新成员
单核仿真性能平均提高 2 倍
基于现有服务器, 多核仿真的性能在 RTL 设计仿真, 门级仿真及 DFT 仿真方面分别平均
提速 3 倍, 5 倍,与 10 倍
2017 年 3 月 1 日,上海楷登电子(美国 Cadence 公司, NASDAQ : CDNS )今日发布业
界首款已通过产品流片的第三代并行仿真平台 Xcelium 。基于多核并行运算技术, Xcelium
可以显著缩短片上系统( SoC)面市时间。较 Cadence 上一代仿真平台, Xcelium 单核版
本性能平均可提高 2 倍,多核版本性能平均可提高 5 倍以上。 Cadence Xcelium 仿真平台
已经在移动、图像、服务器、消费电子、物联网( IoT )和汽车等多个领域的早期用户中
得到了成功应用,并通过产品流片验证。如需了解更多内容,请参考 cadence/go/xcelium。
不论是 ARM 还是我们的合作伙伴,交付产品以达到客户预期的能力,不可避免的需要快
速和严格的验证环节, ARM 公司技术服务产品部总经理 Hobson Bullman 说, Xcelium 并
行仿真平台对于基于 ARM 的 SoC 设计,在门级仿真获得 4 倍的性能提升,在 RTL 仿真
获得 5 倍的性能提升。基于这些结果,我们期待 Xcelium 可以帮助我们更快和更可靠的交
付最复杂 SOC,
针对智能汽车和工业物联网应用中复杂的 28nm FD-SOI SoC 和 ASIC 设计,快速和可扩展
的仿真是满足严苛开发周期的关键! 意法半导体公司 CPU 团队经理 Francois Oswald说到,
我们使用 Cadence Xcelium 并行仿真平台,在串行模式 DFT 仿真中得到 8 倍的速度提升,
所以数字和混合信号 SoC 验证团队选择 Xcelium 作为标准的仿真解决方案。
Xcelium 仿真平台具备以下优势,可以大幅加速系统开发:
多核仿真, 优化运行时间, 加快项目进度: 第三代 Xcelium 仿真平台源于收购 RockeTIck
公司带来的技术,是业内唯一正式发布的基于产品流片的并行仿真平台。利用 Xcelium 可
文档评论(0)