VHDL语言数字时钟论文-基于FPGA的具有闹钟和校时功能的数字钟设计.docxVIP

下载本文档

23
0
约9.22千字
约 20页
2020-11-01 发布于天津
举报
版权申诉

VHDL语言数字时钟论文-基于FPGA的具有闹钟和校时功能的数字钟设计.docx

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

语言数字时钟论文基于的具有闹钟和校时功能的数字钟设计实验名称基于的具有闹钟和校时功能的数字钟设计一设计内容和要求实验要求使用进行多功能时钟的设计具体要求如下能将基本的小时分钟及秒钟显示在数码管上能利用拨码开关进行时间的校正具有整点报时和闹钟的功能二简介以硬件描述语言或所完成的电路设计可以经过简单的综合与布局快速的烧录至上进行测试是现代设计验证的技术主流这些可编辑元件可以被用来实现一些基本的逻辑门电路比如或者更复杂一些的组合功能比如解码器或数学方程式在大多数的里面这些可编辑的元件里也包含记忆元件例

VHDL语言数字时钟论文-基于FPGA的具有闹钟和校时功能的数字钟设计实验名称:基于FPGA的具有闹钟和校时功能的数字钟设计一、设计内容和要求实验要求使用VHDL进行多功能时钟的设计?具体要求如下： 1?能将基本的小时、分钟、及秒钟显示在数码管上。 2（能利用拨码开关进行时间的校正。 3.具有整点报时和闹钟的功能。二、 FPGA简介以硬件描述语言,Vedlog或VHDL,所完成的电路设计?可以经过简单的综合与布局?快速的烧录至FPGA上进行测试?是现代IC设计?验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路，比如AND、OR、XOR、\0T,或者更复杂一