数字钟VHDL程序（一）.pdfVIP

大连理工大学本科实验报告 题目:数字钟的VHDL 设计 课程名称： 数字电路课程设计 学院（系）： 电子信息与电气工程学部 专 业： 电子信息工程 班 级： 学生姓名： 学 号： 完成日期： 成 绩： 20 13 年 12 月 15 日 1 数字钟的VHDL 设计 1. 设计任务及要求： 设计任务：设计一台能显示时、分、秒的数字钟。具体要求如下： （1）设计一个数字钟，能够显示当前时间，分别用6 个数码管显示小时、分钟、秒钟 的时间，秒针的计数频率为1Hz，可由系统脉冲分频得到。 （2 ）在整点进行提示，可通过LED 闪烁实现，闪烁频率及花型可自己设计。 （3 ）能够调整小时和分钟的时间，调整的形式为通过按键进行累加。 （4 ）具有闹钟功能，闹钟时间可以任意设定（设定的形式同样为通过按键累加），并且 在设定的时间能够进行提示，提示同样可以由LED 闪烁实现 设计要求： （1） 编写设计报告，要求包括方案选择、程序代码清单、调试过程、测试结果及心得体 会。 2. 设计原理 时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 报时 时计数器 分计数器 秒计数器 校时电路 1HZ 振荡器 分频器 图1 数字钟的系统框图 该系统由振荡器、分频器、“时、分、秒”计数器、译码器及显示器、校时 电路、整点报时电路等组成。石英晶体振荡器和分频器产生整个系统的时基信号， 它直接决定计时系统的精度。“秒计数器”采用六十进制计数器，每累计60 秒向 “分计数器”进位；“分计数器”采用六十进制计数器，每累计60 分向“时计数 器”进位；“时计数器”采用二十四进制计数器，按照“24 翻1”规律计数。“时、 分、秒”计数器的输出经译码器送显示器显示。校时电路用来当计时出现误差时 对“时、分、秒”进行校对调整。整点报时电路是根据计时系统的输出状态产生 一脉冲信号，然后去触发音频发生器实现报时。 2 3. 设计过程 3.1. 设计思路 时钟脉冲信号作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满 60 后向分计数器进位，分计数器计满60 后向小时计数器进位，小时计数器是计满24 后，系统 自动复位重新开始计数。计数器的输出经译码电路后送到显示器显示。可以用校时电路进行 校时。整点报时电路在每小时的最后50 秒开始报时间隔一秒报一次时直至下一小时开始。 3.2. 数字钟的设计方案 数字钟的设计包括编码模块、分频模块、秒计时模块、分计时模块、小时计时模块、闹 钟模块和报时模块。该数字钟可以实现3 个功能：计时功能、报时功能、闹铃和设置时间功 能。 3.2.1. 编码模块 编码模块主要是对时、分、秒的设置输入。 3.2.2. 分频模块 在数字钟的设计中，外部输入时钟信号clk1 的频率为50Mhz，其分频后的频率为clk， 使其分频结果为1hz，用来提供给秒计时模块、分计时模块、小时计时模块。 3.2.3. 秒计时模块 将“秒计时脉冲”clk 接信号源单元的1HZ 脉冲信号，此时秒显示将从00 计时到59， 然后回到00，重新计时。在秒位进行计时的过程中。 秒计时器是由一个60 进制的计数器构成的，具有置数和计数功能。其中reset 为置数 信号，当reset 为1 时，秒计时器置数。clk 为驱动秒计时器的时钟，sec2、sec1 为秒计时 器的高位和低位输出。 3.2.4. 分计