带复位的准静态D触发器.docVIP

PAGE 11 目录 引言……………………………………………………………2 设计目的…………………………………………………….3 设计任务及要求………………………………………….3 设计思路……………………………………………………..3 主从D触发器逻辑电路图……………………3 工作原理………………………………………………4 实际电路设计………………………………………………5 CMOS传输门…………………………………………5 CMOS反相器…………………………………………6 复位电路设计………………………………………..7 实际电路总图…………………………………………8 仿真测试………………………………………………………..9 总结……………………………………………………………….10 参考文献………………………………………………………..11 带复位的准静态D触发器 一、引言 触发器是构成时序逻辑电路的基本逻辑部件，它有两个稳定的状态：0状态和1状态；在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。按功能分类可分为ＲＳ触发器、ＪＫ触发器、D触发器、施密特触发器等等。触发器可用来储存一位的数据。通过将若干个触发器连接在一起可储存多位元的数据，他们可用来表示时序器的状态、计数器的值、电脑记忆体中的ASCI