2020年最新版数字跑表设计说明.docxVIP

西南科技大学 设计报告 课程名称： 基于FPGA的现代数字系统设计 设计名称： 基于原理图的数字跑表设计 姓 名： 学 号： 班 级： 指导教师： PAGE PAGE # 西南科技大学信息工程学院 PAGE PAGE # 实验目的 1、设计一个数字跑表，具有复位、暂停、秒表等功能 实验原理 实验原理 1?完成一个具有数显输出的数字跑表计数器设计 ，原理图如下图所示 结构示意图 CLK 百分秒 秒 数字跑表计数器原理图 两个控制信号的作用 为便于显示,百分秒烏秒脣分钟信号均采用BCD 为便于显示, 百分秒烏秒脣分钟信号均采用BCD码计数方式, 并直接输出到6个数码管中显示 任务分析： 输入端口 ： 1）复位信号CLR,当CLR=1 ,输出全部置0,当CLR=O,系统正常工作。 2）暂停信号 PAUSE，当PAUSE=1，暂停计数，当PAUSE=0 ,正常计数。3）系统时钟 CLK， CLK=50MHz 输出端口 ： 数码管驱动DATA1 ，位宽14位，其中，DATA1[7: 0]是数 码管显示值，DATA1[14 : 8]是数码管控 制端口 屏蔽未用端口 ctr ，位宽是 2， 将未用的两个数码管显示关闭 (1) 跑表的计时范围为 0.01s?59min59.99s ,计时精度为10ms ; ( 2) 具有异步复位清零 、启动 、 计时和暂停功能 ； 输入时钟频率