片上网络概述与FPGA研究(连载1).pdfVIP

片上网络概述与 FPGA 研究（连载 1） 片上网络 Network-on-chip (NoC) 是一种应用于大规模集成电路 (VLSI) 系统中 的，一种新的片上系统 (System-on-chip)的设计方法。在一个片上网络系统中，处理器核心 (processor core)，存储器和专用的知识产权核 (Intellectual Property cores)通过网络，而不是 通过当前常见的基于共享总线的方式相互连接。一个片上网络系统由若干数据链路 (data links) 构成。这些数据链路通过片上网络路由器相互连接而构成网络。各种模块通过网络 接口 (NIC) 接入网络中。由于路由器可以进行路由决策与消息的暂存和转发，那么信息就 可以从任何源模块经过若干数据连接传输和路由器的转发到达任何目的模块。 由此可以看 出，片上网络系统将我们日常使用的宏观通信网络的概念引入到芯片上的 (on-chip),模块之 间(inter-module) 的通信中。两者都是在复用的数据链路传送信息。 采用片上网络的设计 方法可以突破很多传统集成电路设计方法的技术瓶颈。 传统的集成电路设计方法在两个模 块之间采用点对点的独享连接线 (dedicated wires)连接。 当集成电路的规模扩大到一定的程 度 (例如集成的晶体管达到 10 亿级 ),传统设计方法的弊端和局限逐渐凸显出来。首先，模 块之间连接线将占据大量的芯片面积。其次，传统的设计方法采用全局统一时钟，随着芯 片规模的增大，速度的增加，庞大的时钟树将无法保证的全局时钟的统一，并且时钟树本 身将会产生大量的能耗。此外，为了应对不断增加的对于芯片的的多功能、并行性需求， 大规模的集成电路中的模块数量的会进一步增加， 传统的集成电路设计方法在布线，可重 用性，可扩展性等问题面临了更加严峻的挑战。 由于采用了复用的数据链路以及分组交 换的通信结构，片上网络的设计方法可以比较好的解决上述问题。各芯片中的模块如同 Internet 中的主机一样，通过标准化的网络接口 (NIC) 接入网络，使用共享的网络资源与目 的模块进行通信。这样并行性和可扩展性得到充分保障。其次，片上网络方法的一个重要 特性是采用了 GALS(Globally Asynchronous Local Synchronous, 全局异步局部同步 )的设计 构想，避免产生庞大的时钟树，同步问题得到解决。另外，由于片上网络方法实现了芯片 中的计算资源 (各个处理，计算，存储模块）和通信资源 ( 网络) 的分离，通信网络对于单一 的模块是透明的， 并且模块之间设计也是相互独立的， 这在很大程度上顺应了集成电路设 计中的模块化趋势。 在过去几年里，一些研究机构提出了对 NoC 不同抽象层次的验证方 法的研究，一般的 NoC 验证是基于软件的仿真与建模，如用 C、C++ 、Systemc 进行系统 级建模仿真，这样验证很灵活，但是在仿真时间上开销很大，由于不能运行实际应用，所 以不能对整个 NoC 系统进行验证 （如IP 核的验证） 只能对 NoC 的互连网络进行验证。 同 时软件验证都是使用的合成的流量发生器，尽管它能在不同的网络参数下对 NoC 的功耗 与性能进行灵活的验证， 但是它过多的依赖于许多近似与假设影响了结果的精确性；另一 方面，软件仿真依赖于简单的流量发生器，使得它们的验证结果不能提供实际价值，因为 网络的性能与功耗严重依赖于网络上实际运行的业务的通信流量特性。 而尽管一些应用也