组合逻辑电路精选幻灯片.pptVIP

真值表 电路功能描述 例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。 　　设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。 1 穷举法 1 2 2 逻辑表达式 * xx 3 最简与或表达式 化简 4 5 逻辑变换 逻辑电路图 3 化简 4 5 * xx 10.5 组合逻辑电路部件 组合逻辑部件是指具有某种逻辑功能的中规模集成组合逻辑电路芯片。常用的组合逻辑部件有加法器、数值比较器、编码器、译码器、数据选择器和数据分配器等。 * xx 1、半加器 10.5.1 加法器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 加数 本位的和 向高位的进位 * xx 2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 * xx 全加器的逻辑图和逻辑符号 * xx 实现多位二进制数相加的电路称为加法器。 串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。 * xx 10.5.2 数值比较器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。 1位数值比较器 * xx 逻辑表达式 逻辑图 * xx 10.5.3 编码器 实现编码操作的电路称为编码器。 1、3位二进制编码器 输入8个互斥的信号输出3位二进制代码 真值表 * xx 逻辑表达式 逻辑图 * xx 2、8421 码编码器 输入10个互斥的数码输出4位二进制代码 真值表 * xx 逻辑表达式 逻辑图 * xx 3、3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 * xx 逻辑表达式 * xx 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 * xx 10.5.4 译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 1、二进制译码器 * xx 3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 * xx 逻辑表达式 逻辑图 电路特点：与门组成的阵列 * xx 　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 2、8421 码译码器 　　把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。 * xx 真值表 * xx 逻辑表达式 逻辑图 * xx 3、显示译码器 数码显示器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 * xx * xx b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 * xx 显示译码器真值表 真值表仅适用于共阴极LED * xx 10.5.5 4选1数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 * xx 逻辑图 * xx 10.5.6 1路-4路数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 * xx 逻辑图 * xx F=A+B 或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。 * xx F=A+B 逻辑或（逻辑加）的运算规则为： 或门的输入端也可以有多个。下图为一个三输入或门电路的输入信