第8章ic卡与其芯片.ppt

第8章IC卡及其芯片;第8章 IC卡及其芯片;引 言;IC卡家族图;RFID家族成员示意图 ;8.1 IC卡的存储器芯片;美国ATMEL公司的AT24C01A/02/04/08/16为例：;2. 芯片封装;3. EEPROM逻辑图;SCL（串行时钟）：SCL上升沿将数据输入到EEPROM芯片，下降沿将EEPROM中的数据读出。 SDA（串行数据）：双向串行数据传送端，采用漏极开路驱动，可以进行？ 串行控制逻辑：用于区分SCL和SDA。 地址/计数器：形成访问EEPROM的地址，分别 送X译码器进行字选，送Y译码器进行位选。 升压/定时线路：为EEPROM的写入操作提供高电压（12V～20V）;4. 器件操作;当数据(包括地址、数据)由接口设备送往AT24Cxx时，称为输出数据(写数据)。数据总是按字节(8位)逐位串行输出，每个时钟脉冲输出一位。SDA总线上的数据应在SCL低电平期间改变(输出)，在SCL高电平期间稳定。 基于MCS-51单片机的接口设备可利用如下串行输出字节子程序WRITE来实现输出(写)一个字节数据的操作。; WRITE: ；串行输出一个字节到AT24Cxx，高位在前。调用前，SCL、SDA为低。返回时，SCL为低。调用时数据置入A中。返回CY为1表明应答失败。占用A累加器 PUSH B MOV B，#8 ；设置位计数器 L1: RLC A ；移一位到CY中 MOV SDA，C ；输出位 NOP ；保持SCL为低且使数据稳定 SETB SCL ；升高时钟 ACALL DELAY_4 μs；保持SCL为高; CLR SCL ；降低时钟 DJNZ B, L1 ；传送下一位 SETB SDA ；释放SDA等待应答 NOP ；保持SCL为低，保持时间tAA NOP SETB SCL ；升高ACK时钟脉冲 ACALL DELAY_4 μs；保持SCL为高 MOV C, SDA ；读入ACK位 CLR SCL ；降低ACK时钟脉冲 POP B RET;当接口设备从AT24Cxx的数据线上读取数据时，称为输入数据(读数据)。数据总是按字节(8位)逐位串行输入，每个时钟脉冲输入一位。AT24Cxx的EEPROM在SCL低电平期间将数据送往SDA总线，在SCL高电平期间，SDA总线上的数据稳定，可供接口设备读取。 基于MCS-51单片机的接口设备可利用如下串行输入字节子程序READ 来实现输入(读)一个字节数据的操作。;READ: ；从AT24Cxx串行输入一个字节，高位在前。调用前，SCL为低。返回时，SCL为低。返回???接收到的数据置于A中 SETB SDA ；使SDA为高，准备读 PUSH B MOV B，#8 ；设置位计数器 L2: NOP ；保持SCL为低且使数据稳定 NOP SETB SCL ；升高时钟; NOP ；保持SCL为高 NOP MOV C, SDA ；输入位 RLC A ；将位移入A CLR SCL ；降低时钟 DJNZ B, L2 ；传送下一位 POP B RET; 当SCL高电平时，如数据变化，则将形成“开始”或“停止”两种状态。;START: ；发送START状态，定义当SCL为高时，SDA从高到低。返回时，SCL、SDA为低。当总线无效时，返回CY位为高 SETB SDA ；升高SDA SETB SCL ；校验总线有效 JNB SDA, ERROR1；若SDA不为高则跳转到ERROR1 JNB SCL, BACK1 ；若SCL不为高则跳转到BACK1 NOP ；保持数据建立延迟及周期延迟; CLR SDA ；降低SDA ACALL DELAY_4 μs；保持SDA为低，保持时间4 μs CLR SCL ；降低SCL CLR C ；清零错误标志 AJMP BACK1 ERROR1: SETB C ；置位错误标志 BACK1: RET; SCL处于高电平时，SDA由低电平转向高电平表示一个“停止”状态。该状态表示一种操作的结束并将终止所有通信。在一个读序列之后，停止命令置EEPROM于待机模式。 ; 基于MCS-51单片机的接口设备可利用如下停止子程序STOP来实现一个停止操作。;5. 器件寻址;1;6. 写操作;图8.1 AT24Cxx写字节时序