集成电路课程设计——锁相环cd4046设计频率合成器.docxVIP

集成电路课程设计一- CD4046设计频率合成器 锁相环 集成电路实验 学号：110800316 姓名：苏毅坚 指导老师: 指导老师: 2011年1月 锁相环CD4046设计频率合成器 实验目的：设计一个基于锁相环CD4046设计频率合成器 范围是10k?100K,步进为1K 设计和制作步骤： 确定电路形式，画出电路图。 计算电路元件参数并选取元件O 组装焊接电路。 调试并测量电路性能。 确定电路组成方案 原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的 分频器，通过改变分频器的分配比N,从而就得到N倍参考频率的稳定输出。 晶体振荡器输出的信号频率 fl,经固定分频后（M分频） 得到基准频率输入锁相环 的相位比较器（PC）。锁相环 的VCO输出信号 经可编程分频器（N分频）后输入到PC的另一 端，这两个信号进行相位比较，当锁相环路锁定 后得到： fl/M=fr=f2/N 故 f2=Nf,l （Fl 为基准频率） 当N变化时，就可以得到一系列的输出频率 f2o 设计方法 （一）、振荡源的设计 用CMOS与非门和1M晶体组成 1MHz振荡器，如图14。图中Rf使 F1工作于线性放大区。晶体的等效 电感，Cl C2构成谐振回路。C1、 C2可利用器件的分布电容不另接。 Fl. F2. F3 使用 CD4049o （二人N分频的设计 N分频采用CD40103进行分频。CD40103是BCD码8位分频器。采用8位拨码开 关控制分频大小。输入的二进制大小即为分频器N分频。图中RP1为1K排阻 心riri 心 riri （三）.1KHZ标准信号源设计（即M分频的设计） 根据4518的输出波形图，可以看出4518包含二分频、四分频.十分频， 用二片CD4518 （共4个计数器）组成一个1000分频器，也就是三个十分频器， 这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz 的标准信号。如下图所示： VOC VOC （四）4046锁相环的设计 锁相环4046为主芯片。电路图如下：500Hz信号从14脚输入。 3脚4脚接N分频电路，即40103分频电路。13脚接低通滤波器。 锁相环参数设计 本设计中，m固定，n可变。基准频率ri 定为lKHz,改变N值，使N=l~999,则可产生 f2=lKHz—999KHz 的频率范围。 Typical Center Ff?u?ncy Cl for R1 ■ 0 ktJ. 10O kfti anil 1 MWCl - VCO TIMING CAPACITOR UFI? ?a. *. Typical Center Ff?u?ncy Cl for R1 ■ 0 ktJ. 10O kfti anil 1 MW Cl - VCO TIMING CAPACITOR UFI ? ?a. *. - f ? T* H VCO|W ?■] L # r-tttrrrrB 10-^ to-4 10-3 IO*2 10-1 锁相环锁存范围: fmax=100KHz fmin=lKHz 使用相位比较器PC2 由下图大概确定由VDD=5V选定，R1=1OK, R2二无穷大，即不接，得约 C1 二600p 左右。 由 T1=R3*C2 右边公式 C2~300pF, R3=10Kq 由上述分析可得总设计电路图: 电路板制作 根据设计出来的原理图，用alter designer进行Pcb的设计，得出Pcb如下图。画 完检査下板看是否有错，如果没有错就直接进行PCb的制作，将板制作完成后, 将电路上的元件焊接下去，检査是否有虚焊、漏焊。焊完成品如下图当一切完 成后最后进行板的调试。 调试步骤=本实验电路釆用分模块设计,所以调试时采用分模块调试，每个模块调试 功后，将整个电路进行连接，最终得到实验 电路，最后进行测试输出结果。 调试步骤= 本实验电路釆用分模块设计, 首先测试的是晶振模块，接入+5V电源, 试晶振模块输出，用示波器进行检测，当示 器显示输出2Mhz方波时，表示输出正常。接 下来测试1000分频器4518, 4518由两个10进制分频器组成，两片构成1000 分频。当4518输出2KHz时，表示该模块正常。接下来测试双D触发器模块， 由于D触发器，两个D触发器构成4分频，当输出结果为500Hz时，表示正常。 再测试40103分频器模块，40103为8为二进制分频器，将上面4518的2K信号 输入进行测试，当输出的频率与拨码开关值加一再乘以两倍时，表示一切正常。 最后将几个模块联合起来，进行测试4046锁相环的测试，调节4046振荡器频 率上的电位器，使输出波形稳定，即上锁。调节低通滤波器电位器，使输出波 形的频率的截至频率在100K左右时，调试完成。 测试结果: 拨动拨码盘，