- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
应用电子技术专业教师培训现场操作考核试题
注意事项
1) **** 年 ** 月 ** 日 8:30 现场考核正式开始。
2)学员必须在指定的考核场地内进行独立设计,不得以任何方式与他人交流,否则做违纪处理。
3)考核时间为 6 个小时,其间有 30 分钟就餐时间。
4) **** 年 ** 月 ** 日 15:00 现场考核结束,进行实物演示、功能验证。
基于 PLD的秒表设计考核试题( A 题)
【EDA选修模块】
一、任务
在给定的 FPGA/CPLD 平台上设计一个秒表。 两位数码管显示,十进制加法计数, 最大计秒为 99,有按键启动、暂停、清零等功能。
二、要求
1.基本要求
1)设计只能利用平台资源完成。
2)最大计秒为 99。
3)具有启动、暂停、清零功能;
2.发挥部分
1)计时到 99 时蜂鸣器报警;
2)计时到 99 时 1 个 LED 闪烁报警;
3)其他。
三、说明
1. 完成规定的全部工作任务的时间为
6 小时;
2. 每个工位配有
FPGA/CPLD 套件及相关工具;
3. 根据电路和功能要求,采用
Quartus II 软件进行设计输入,并下载调试,实现秒表
功能;
4. 撰写设计报告,可以以纸质或电子文档形式提交;
5. 要求 Quartus II 工程和全部设计文件存放在
D:\0XX
文件夹下, 其中 XX 为 2 位考
生号;
四、评分细则
考核内
配分
扣分标准(每项累计扣分不超过配分)
备注
考核点
容
安全意识
10 分
设备热插拔一次扣
5 分。
设备使用存在安全隐患,一次扣
2 分。
职 业 素
工具和设备没有定位放置,每一个扣
1 分。
养
职业行为习
10 分
违反工位操作规程每一项扣2
分。
惯
6S 违规 1 项扣 1 分。
设计前准备
5 分
材料或工具准备不齐,一件扣
1 分。
操 作 规
软件操作不规范,
1 次扣 2 分。
范
设计过程
25 分
万用表、示波器、频率计等设备使用不正确,1
次扣 2 分。
格式不规范,一处扣 0.5
分。
设计报告
10 分
硬件连接图不正确,每处扣
1 分。
软件设计框图或程序有错误,每处扣
1 分。
程序、工程文档等电子文档未存放在
D : \0XX
文件夹下,扣 3 分。
作品
工程与设计
20 分
设计命名不规范,每处扣
1
分。
文件
设计编译出错,扣
10 分。
未进行仿真,扣
5 分。
未完成管脚分配,扣 5 分。
开机无反应,扣
20 分。
秒表产品
20 分
基本功能未完成,每项扣
5
分。
发挥功能未完成,每项扣
3
分。
五、器材、软件及工具清单
1、考点提供的主要设备及耗材清单
序号
器材名称
规格 /技术温度参数
型号
说明
1
电脑
XP 操作系统
2
FPGA/CPLD 开
Altera
包括电源、下载线
发套件
3
2、考点提供的主要软件清单
序
软件名称
用途
型号
说明
号
1
Quartus II 集成开
设计、仿真、编译、
Ver5.0 以上
发环境
下载
2
Word
设计报告撰写
2000
以上
3、考点提供的工具清单
序
工具名称
规格
说明
号
1
万用表
500 型
示波器
频率计
应用电子技术专业教师培训现场操作考核试题
注意事项
1) **** 年 ** 月 ** 日 8:30 现场考核正式开始。
2)学员必须在指定的考核场地内进行独立设计,不得以任何方式与他人交流,否则做违纪处理。
3)考核时间为 6 个小时,其间有 30 分钟就餐时间。
4) **** 年 ** 月 ** 日 15:00 现场考核结束,进行实物演示、功能验证。
基于 PLD的秒表设计考核试题( B 题)
【EDA选修模块】
一、任务
在给定 FPGA/CPLD 平台上设计一个倒计时秒表, 两位数码管显示,并有按键启动、暂停、清零等功能。
二、要求
1.基本要求
( 1)设计只能利用平台资源完成;
( 2)倒计时预置范围 0~59 秒,可通过 2 个按键进行预置调节;
( 3)有按键启动、暂停、清零等功能。
2.发挥部分
1)倒计时到 0 时蜂鸣器报警;
2)2 键调节,调节位闪烁功能;
3)其他。
三、说明
1. 完成规定的全部工作任务的时间为
6 小时;
2. 每个工位配有
FPGA/CPLD 套件及相关工具;
3. 根据电路和功能要求,采用
Quartus II 软件进行设计输入,并下载调试,实现秒表
功能;
4. 撰写设计报告,可以以纸质或电子文档形式提交;
5. 要求 Quartus II 工程和全部设计文件存放在
D:\0XX
文件夹下, 其中 XX 为 2 位考
生号。
四、评分细则
考核内
配分
扣分标准(每项累计扣分不超过配分)
文档评论(0)