电子线路基础数字电路基础部分第9章触发器与时序逻辑电路.ppt

电子线路基础数字电路基础部分第9章触发器和时序逻辑电路 第9章 触发器和时序逻辑电路 9.3 寄存器 中规模集成4位双向移位寄存器 1 1 0 0 1 并行输入 第9章 触发器和时序逻辑电路 9.3 寄存器 中规模集成4位双向移位寄存器 0 1 1 0 0 右移 第9章 触发器和时序逻辑电路 9.3 寄存器 中规模集成4位双向移位寄存器 1 0 0 1 0 左移 第9章 触发器和时序逻辑电路 9.3 寄存器 第9章 触发器和时序逻辑电路 9.3 寄存器 第9章 触发器和时序逻辑电路 9.4 计数器 本节讲解计数器的结构： 二进制计数器（加、减法，同步、异步） 没有无效状态，M=2n 2. 十进制计数器加、减法（二—十进制计数器） （加、减法，同步、异步） 有无效状态， M ≠ 2n 3. 集成计数器 4. 任意进制计数器 第9章 触发器和时序逻辑电路 9.4 计数器 异步二进制加法计数器 0 0 0 0 0 0 0 1 0 0 1 0 二进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 二进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 异步二进制减法计数器 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 二进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 二进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 二进制 计数器 同步计数器的基本工作原理 （1）计数脉冲直接送到各个触发器； （2）触发器是否翻转——根据逻辑关系，有其他触发器的输出加以控制。 优点：工作速度较快。 第9章 触发器和时序逻辑电路 9.4 计数器 同步二进制加法计数器 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 二进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 同步二进制加法计数器 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 二进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 异步二进制可逆计数器 异步二进制加法计数器 异步二进制减法计数器 二进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 同步二进制可逆计数器 二进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 十进制计数器 8421BCD码同步十进制加法计数器 (1)由逻辑图写逻辑方程式 时钟方程：CP3=CP2=CP1=CP0=CP 输出方程: Y=Q3 十进制 计数器 第9章 触发器和时序逻辑电路 9.4 计数器 十进制计数器 0 1 2 3 十进制 计数器 第9章 触发器和时序逻辑电路 9.1 触发器 第9章 触发器和时序逻辑电路 9.1 触发器 边沿触发器—维持阻塞D触发器 利用内部反馈信号，维持由CP上升沿对应的D信号决定的输出状态，阻塞改变输出状态的通道，从而达到了消除空翻的目的。 第9章 触发器和时序逻辑电路 9.1 触发器 边沿触发器—维持阻塞D触发器 同步RS触发器 置1维持线 置0维持线 置0阻塞线 置1阻塞线 第9章 触发器和时序逻辑电路 9.1 触发器 边沿触发器—维持阻塞D触发器 0 1 1 1 1 CP=0时 Q3=Q4=1 G1和G2组成的基本触发器维持，Q不变，处于稳态。 此时， Q3反馈到G5 ， Q4反馈到G6 ，使门G5 、G6 开启。 第9章 触发器和时序逻辑电路 9.1 触发器 边沿触发器—维持阻塞D触发器 0-1 CP上升沿到来时 G3、G4开启 D 第9章 触发器和时序逻辑电路 9.1 触发器 边沿触发器—维持阻塞D触发器 CP高电平期间 1 触发器不会再被置零。 第9章 触发器和时序逻辑电路 9.1 触发器 边沿触发器—维持阻塞D触发器 CP高电平期间 触发器不会再被置1。 第9章 触发器和时序逻辑电路 9.1 触发器 边沿触发器—维持阻塞D触发器 维持阻塞D触发器特点①脉冲沿触发，即CP沿