简易数字钟设计实验报告东北大学.pdfVIP

精品文 实验十：简易数字钟设计实验 1、实验目的 1）学习掌握数字系统综合设计方法。 2 ）学习掌握层次设计方法。 3 ）学习掌握设计下载方法。 4 ）学习掌握实验系统使用方法。 2、实验原理 数字钟是对输入时基秒脉冲进行计数，依次输出秒数值、分数值、小时数值，从而确定 时钟时间，其原理框图如下图所示。 24进制 60进制 60进制 秒脉冲 计数器 计数器 计数器 8 8 8 小时 分钟 秒 3、实验内容 1）选择 XC2S200PQ208器件建立一个新的 工程。 2 ）在上述工程中，采用 VHDL 语言的方法设计上述简易数字钟。 3）参考实验系统使用说明，按下列要求锁定引脚。秒