电子线路 实验指导书 实验.pdfVIP

第 1 页电子线路 实验指导书 实验 电气信息学院专业实验中心 实验五：数字秒表、数字钟电路设 一、 实验目的 1．学习软件 ISIS 的使用方法； 2．学习数字集成电路设计； 3．掌握可变进制计数器电路的设计； 4．掌握秒表和数字钟的设计。 二、实验原理 1、数字钟的功能要求 （1）基本功能 准确计时，以数字形式显示时、分、秒的时间； 小时的计时要求为“12 翻 1”或“24 翻 1”，分和秒的计时要求为 60 进位 校正时间。 （2）扩展功能 定时控制* 仿广播电台整点报时 区报整点时数； 触模报整点时数。 2、数字钟电路系统的组成框图 如下图所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数 字钟的基本功能，扩展电路完成效字钟的扩展功能。 多功能数字钟系统组成框图 系统的工作原理是；振荡器产生的稳定的脉冲信号，作为数字钟的时间基准。秒计数器计满 60 后向分计数器进位，分计数器计满 60 后向小时计数器进位，小时计数器按照 “12 翻 1”规律计数。 计数器的输出分别经译码器送显示器显示。计时出现误差时可以用校时电路校时、校分、校秒。 第 2 页电子线路 实验指导书 实验 各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 3、主体电路的设 时基信号 时基信号由振荡器产生，振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数 字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高， 计时精度越高，但耗电量增大。常取晶振的频率为 32768Hz，因其经过 15 级 2 分频后所得到的脉 冲正好是 1Hz 的秒时基信号。 十分秒计数器 分和秒计数器都是模 M＝60 的计数器，采用中规模集成电路十进制计数器至少需要 2 片。因为 10＜M＜100。它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为 00-01-… -58-59-00…。计数器可选用 74LS190、74LS192 等十进制计数器，再将它们进行级联组成模数 M＝ 60 的计数器。 74LS190 是单时钟输入的 4 位同步可逆计数器为 BVD 码十进制计数器，内部由4 个主从 J-K 触 发器和一些门电路所组成。各引脚的功能如下： PL ：置数端。PL＝0 时置数，PL＝1 时 数； D0、D1、D2、D3 ：数据输入端； Q0、Q1、Q2、Q3 ：计数输出端； CLK ：时钟脉冲输入端，上升沿触发； U ／D ：加／减计数控制端。U ／D＝0 时加法计数；U ／D＝l 时减法计数； E ：使能端。E＝0 时计数、置数 E＝1 时禁止，此时输出端 Q 的状态保持不变； RCO ：计数溢出脉冲输出端。脉冲的下降沿与最后一个时钟脉冲的下降沿同步， 负脉冲的宽度等于时钟脉冲的低电平部分。 译码显示电路 译码显示电路的作用是将时分秒计数器输出的 4 位 2 进制代码翻译并显示出相应的十进制数 的状态，通常译码器与显示器是配套使用的，如果选择共阴极发光二极管数码显示器（LED 数码 管）。 校时电路 当数字钟接通电源或者计时出现误差时，均需要校正时间，校时是数字钟应具备的基本功能。 一般电子手表都具有时、分、秒等校时功能。对校时电路的要求应是，在进行小时校正时不影响 分和秒计数器的正常计数。同理，进行分校正时不影响秒计数器的正常计数。 4、M 进制异步计数器的设计方法 第 3 页电子线路 实验指导书 实验 异步计数器的特点是各级触发器的时钟脉冲不完全相同，一般是用前级触发器的输出