实验二存储器系统设计实验.docxVIP

m *、|-可、t Mt rustn 实验报告 实验人： 学号： 日期： 2010-4-28 院（系）： 专业（班级）： 08软件工程（数字媒体） 实验题目：存储器系统设计实验 一.实验目的 了解存储器的组成结构、原理和读写控制方法； 了解主存储器工作过程中各信号的时序关系； 了解挂总路线的逻辑器件的特性； 了解和掌握总线传送的逻辑实现方法。 实验原理 基本操作：读写操作 写操作是将信息写入存储器指定的存储单读操作是从指定的存储单元读取信息的过程; 元的过程。 写操作是将信息写入存储器指定的存储单 读写操作过程 对存储器进行读写操作过程： 对于如下的原理结构图， 做写操作时，写入存储器的数据 有两种来源：一种来自数据输入端， 另一种来自存储器的输出。 而存储器地址只来自地址输 入端，因此，对数据和地址的操作应根据实际情况进行， 写存储器时，通过控制总线发出相 应的写控制信号，数据就会保存在相应存储单元中； 做读操作时，先由地址输入端输入地址 并保存于地址寄存器（AR ）中，然后通过地址总线将地址送往存储器地址端口，同时通过 控制总线发出相应的读控制信号，数据就会输出到数据总线上。 总线传送 计算机的工作过程，实际上也就是信息的传送和信息处理过程， 而信息的传送在计算机 里面频度极高，采用总线传送必不可少，它可减少传输线路、节省器件、提高传送能力和可 靠性。总线传送器件中大量使用的是三态门。三态门（ ST门）主要用在应用于多个门输出 共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（ EN中只允许有 一个为有效电平（如低电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负 载）电阻，所以开关速度比 OC门快，常用三态门作为输出缓冲器。其中 74LS244是专用做 挂总线用的三态门器件之一。 原理结构图 实验电路中，地址和数据采用各自总线传送 DB 5. LPM_RAM_D介绍 LPM_RAM_DQ 是一个参数化RAM （存储器），有独立的数据输入和输出端口。 相关控制信号功能表 操作 控制端（WE） 功能 写 1 将数据写入RAM 读 0 读出RAM中数据 此外，相关参数为：（可参看实验教材 P120页附录一相关说明） LPM_WIDTH=8、LPM_WIDTHAD=8 、LPM_NUMWORDS=256 、 LPM_INDATA=UNREGISTERED、 LPM_OUTDATA=UNREGISTERED （ REGISTERED 表示非寄存方式） INCLOCK=U nu sed、OUTCLOCK= Un used、WE=Used、 LPM_ADDRESS_CONTROL= UNREGISTERED 。 三.实验内容 设计一个存储容量为256 X 8位可读写的存储器。规定: 接收地址的控制信号： CP-AR ； 输入的数据信号：IN-DATA;输入的地址信号：IN-ADDR 读/写RAM言号：RW 输入/出数据缓冲器门控信号：G-INDATA G-OUTDATA 数据寄存器时钟信号：CP-INDATA CP-OUTDAT； 数据总线： DB（ DATA BUS ；地址总线： AB（ ADDRESS Bl） 四?实验器材 电脑一台 MAX+PLU II电路设计软件一套 LPM_RAM_DQ X 1 :参数化 RAM 74273 X3 :八D触发器（数据寄存器 2个、地址寄存器1个） 5. 74244 X2 :八三态门（数据缓冲器 2个） 五.实验分析与设计 由原理结构图，可以得到如下的逻辑电路连接 ：（数据总线DB俞出采用双向输出器 件 bidir）。 W! Ott=- W! Ott=- 测试内容：将数据82H 86H分别写入08H 68H单元中，再将其读出，并将读出的68H 单元内容写入81H单元中，然后将81H单元内容读出。 读写操作控制： 写操作：将数据82H写入08H存储单元。首先由地址总线给出地址信号并保存于 地址寄存器（AR）中，存储单元被选中：输入地址 （08H）,向地址寄存器发出接 收地址的控制信号（CP-AR=1），将08H保存在地址寄存器中；接着输入数据 IN-DATA（82H）并向数据寄存器发出时钟脉冲 （上升沿触发），将数据82H保存 于数据寄存器（DR中，此时向存储器 RAI发出写信号（RW=1），同时让 CP-OUTDATA=0,G-OUTDATA=将俞出门关闭）,此时数据（82H）已写入存储单元 08H中,运行发现得到预期结果。 用同样的方法将86H写入68H存储单元。（注意 读操作的时候要将输出门关闭，即使 G-OUTDATA=1否则输出有不确定值。） 读操作：将82H（86H）从存储单元08H（68H）读出。首先由地址总线给出地址信号 08H（ 6