实验十一-同步计数器的逻辑功能测试及应用.docxVIP

实验十一-同步计数器的逻辑功 能测试及应用 实验^一 计数器74LS161的逻辑功能测试及应用 一、 实验目的 1、 熟悉集成计数器触的逻辑功能和各控制端作用。 2、 掌握集成计数器逻辑功能测试方法。 3、 掌握计数器使用方法。 二、 实验设备与器件 1、 实验设备：DLBS系列数字逻辑实验箱1个，MF47型万用表1台。 2、 实验器件：74LS161集成同步计数器X 2片，四二输入与非门74LS00X1块。 三、 实训器件说明 1、74LS161集成同步计数器 74LS161是一种同步四位二进制同步加法计数器，计数范围是 0?15,具有异步清 零、同步置数、保持和二进制加法计数等逻辑功能。图 11.1所示为74LS161的管脚图 和逻辑功能示意图。图中 CR端是异步清零控制端，当CR=0时，输出Q3Q2Q1C全为 零，实现异步清除功能。 LD是同步置数控制端，当CR=1, LD =0,且CP=CR时， 输出Q3Q2Q1Qo=D3D2D1D现同步预置数功能。CTP和 CTT是计数控制端，CP是上升 沿有效的时钟脉冲输入端，D(?D3是并行数据输入端，QC?Q3是计数输出端，CO是进 位输出端，且进位输出信号CO=CTt=Q3Q2Q1Qo它可以用来实现电路的级联扩展。 vcc 甲 丫 丫 丫 丫 匚f l5 vcc 甲 丫 丫 丫 丫 匚f l5 )S IS 14 1J 12 1 \ \ 74LS161 1 2 ? 4 5 6 1 0 9 8 1 n [ 11 T CR CP Do Di Du D$ CTf GMD 1 42 r T T — CTt CTf 74LS161 co CP—— CR LD g D? a) Cb) ^11. 1 T4LS161的言脚图和逻辑功能示慧圏 (a)营脚圈 (b)這辑功能示意團 74LS161的逻辑功能如表6.9所示。表中各控制输入端按优先级从高到低的次序 排列，依次为CR、LD、CTp和CTt，其中CR优先级最高。计数输出Q3为最高位，Qo 为最低位。 表6.9 74LS161的逻辑功能表 输入 输出 CR LD CT CT C D D D D Q Q Q Q P t P 3 2 1 o 3 2 1 o 0 X X X X X X X X 0 0 0 0 1 0 X X T D 3 D 2 D 1 D 0 D3 D2 D1 D0 1 r 1 0 X X X X X X 保持 1 1 X 0 X X X X X 保持 1 1 1 1 X X X X 二进制加法计 数 ▲ 由表6.9可知，74LS161具有以下逻辑功能: 异步清零。当CR=O时，计数器清零，与CP脉冲无关，所以称为异步清零。 同步置数。当CR =1，LD=O，CP脉冲上升沿到来时，并行输入数据 D3-Do被 置入计数器，计数器输出为 D3D2D1D Q由于置数发生在脉冲 CP上升沿时段， 故称为同步置数。 保持功能。当 CR=LD =1,且 CTp?CTt=O 时，输出 Q3Q2Q1Qo=Q3Q2Q°1(保持不 变。 计数功能。当CR = LD =CTp=CTt=1时，且CP=CfP时，计数器处于计数状态才开 始加法计数，实现计数功能。随着CP脉冲上升沿的到来，计数器对 CP脉冲进行 二进制加法计数，每来一个 CP脉冲，计数值加“1”当计数值达到15时，进 位输出CO为“1” 2、由74LS161同步计数器构成任意(N)进制计数器方法 (1)直接清零法 直接清零法是利用芯片的复位端 CR和与非门，将n所对应的输出二进制代码中 等于“ 1”的输出端，通过与非门反馈到集成芯片的复位端 CR，使输出回零。 例如，用74LS161芯片构成十进制计数器电路如图11.2所示。 CPf（a）十进制电路构成Li □ 1 1 0 0 01 1 卒1 11 0（2）预置数法预置数法是利用芯片的预置数端 LD和预置输入端D3D2D1DP CPf （a）十进制电路构成 Li □ 1 1 0 0 0 1 1 卒 1 1 1 0 （2）预置数法 预置数法是利用芯片的预置数端 LD和预置输入端D3D2D1DP因74LS161芯片的 LD 是同步预置数端，所以只能采用 N-1值反馈法，其计数过程中不会出现过渡状态。 例如图10.3所示的七进制计数器电路 :需9 CK 一 CTt—— CTp —. cpq CP| Q3Q2QlQa 0 0 110 0 1 0 1 U 1 C 爭 o o 1 1—— 0 10 0 行）七?进制电路构战 b）计数过程状态图 4342QL4o「一 0 lj 0 0 0 0 屮 u C 1 （切计数过程状态图 S10.2直接清零法构成十进制计数器 010.2预置数法构成?七进制计数器 （3）进位输出置最小数法。 进位输出置最小