VHDL与数字系统课程设计(简单处理器设计).docxVIP

知识改变命运，word 知识改变命运，word精品文档! 秒在工琨孑岐 Fujian University of Technology 课程设计报告 实践课题： VHDL与数字系统课程设计 学 生： XXX 指导老师： XXX 、XXX 系 另电子信息与电气工程系 专 业： 电子科学与技术 班 级： XXX 学 号： XXX  、设计任务 用VHDL设计一个简单的处理器，并完成相关的仿真测试。 .设计要求： /减法器（Addsub） /减法器（Addsub）,一个 计数器和一个控制单元 。 ClackDIXRun Clack DIX Run 图1简单处理器的电路图 数据传输实现过程：16位数据从DIN输入到系统中，可以通过复用器分配给 R0~R7和A，复用器也允许数 据从一个寄存器传通过 Bus送到另外一个寄存器。 加法和减法的实现过程：复用器先将一个数据通过总线放到寄存器 A中，然后将另一个数据放到总线上， 加法/减法器对这两个数据进行运算， 运算结果存入寄存器 G中，G中的数据又可根据要求通过复用器转存到其 他寄存器中。 下表是该处理所支持的指令。 操作 功能 mv Rx, Ry Rx — [Ry] mvi Rx, #D Rx — Data add Rx, Ry Rx — [Rx] + [Ry] sub Rx, Ry Rx — [Rx] - [Ry] 1） Rx - [Ry]:将寄存器Ry中的内容复制到 Rx; 2） Mvi Rx , #D :将立即数存入寄存器 Rx中去。 所有指令都按9位编码（取自 DIN的高9位）存储在指令存储器 IR中，编编码规则为IIIXXXYYY ，III 表示指令，XXX表示Rx寄存器，YYY表示Ry寄存器。立即数#D是在mvi指令存储到IR中之后，通过16 位DIN输入的。 有一些指令，如加法指令和减法指令，需要在总线上多次传输数据，因此需要多个时钟周期才能完成。控 制单元使用了一个两位计数器来区分这些指令执行的每一个阶段。 当Run信号置位时，处理器开始执行DIN输 入指令。当指令执行结束后， Done信号置位，下表列出四个指令在执行过程中每一个时间段置位的控制信号。 \时间 指令\ TO T1 T2 T3 (mv):l0 IRin RY out,RX in ,Do ne — — (mvi):l 1 IRin DINout,RXin,D one — — (add):b IRin RXout,Ain RYout,Gin,Addsub Gout,RX in,D one (sub):b IRin RXout,Ain RYout,Gin,Addsub Gout,RX in,D one 、实现功能说明 mv Rx,Ry 实现的功能：将寄存器 Rx的值赋给寄存器 Ry （以mv RO, R5为例） （1 ）计数器为“00时，指令寄存器的置位控制信号输入端 IRin=1有效，将DIN输入的数据的高9位锁存。 置位的控制信号如图 3加粗黑线所示。 图3 （2）计数器为“1 ”时,首先控制单元根据设计器为“ 00 ”时输入的指令，向复用器发出选通控制信号，复用 器根据该控制信号让 R5的值输出到总线上，然后控制单元控制寄存器 R0将总线上的值锁存，完成整个寄存器 对寄存器的赋值过程。置位的控制信号和数据流如图 4加粗黑线所示。 RunResetDINControl Unit[―| A\ AddSub/ Run Reset DIN Control Unit [―| A \ AddSub/ G Bus Done mvi Rx,#D 实现的功能：将的立即数 #D赋给寄存器Rx （以mv R0, #D为例） （1）计数器为“00时,指令寄存器的置位控制信号输入端 IRin=1有效，将DIN输入的数据的高9位锁存。 置位的控制信号如图 5加粗黑线所示。 Run I C Run I C°n1r01 Unit Reset Bus Done （2）计数器为“1 ”时,首先控制单元根据设计器为“ 00 ”时输入的指令，向复用器发出选通控制信号，复用 器根据该控制信号让 DIN的值输出到总线上，然后控制单元控制寄存器 R0将总线上的值锁存，完成整个立即 数对寄存器的赋值过程。置位的控制信号和数据流如图 6加粗黑线所示。 add Rx,Ry 和 sub Rx,Ry 实现的功能：将寄存器 Ry的值加上/减去寄存器Rx的值并赋给寄存器 Rx （以add/sub R0,R1为例）。 （1）计数器为“00时,指令寄存器的置位控制信号输入端 IRin=1有效，将DIN输入的数据的高9位锁存。 图7 （2）计数器为“1 ”时,首先控制单元根据设计器为“ 00 ”时输入的指令，向复用器发出选通控制信号，复用 器根据该控制信号