入门资料：FPGA时序分析报告基础与时钟约束实例.docxVIP

实用文案 实用文案 文案大全 文案大全 入门：FPGA时序分析基础与时钟约束实例 2013-07-16 何谓静态时序分析(STA Static Timing Analysis ) ? 首先，设计者应该对FPGA内部的工作方式有一些认识。FPGA的内部结构其实就好比一块 PCB 板，FPGA的逻辑阵列就好比 PCB板上的一些分立元器件。PCB通过导线将具有相关电气特性 的信号相连接，FPGA也需要通过内部连线将相关的逻辑节点导通。 PCB板上的信号通过任何 一个元器件都会产生一定的延时， FPGA的信号通过逻辑门传输也会产生延时。 PCB的信号走 线有延时，FPGA的信号走线也有延时。这就带来了