{生产管理知识}集成电路封装技术及其应用.docxVIP

{生产管理知识}集成电路封装技术及其应用 更大的灵活性、更小的成本，目前以手机存储器芯片封装的批量生产为主，开发在数码相机和PDA以及某些笔记本电脑产品中的应用。 在封装了多种不同的、用于不同目的芯片的MCP基础上，一种更高封装密度的系统封装SiP成为MCP的下一个目标。反过来讲，SiP实际上就是一系统级的MCP，封装效率极大提高。SiP将微处理器或数字信号处理器与各种存储器堆叠封装，可作为微系统独立运行。将整个系统做在一个封装中的能力为行业确立了一个新标准：2M/2m。设计者需要把最好性能和最大容量存储器以最低功耗与最小封装一体化，用于手机中。换句话说：将两大写的M（MIPS和MB）最大化，把两个小写的m（mW和mm）最小化。无线存储器向单一封装发展，任何可以提高器件性能、降低封装成本的新技术都是双赢，现在市场潮流MCP产品是将来自不同厂家的多种存储芯片封装在一起，技术上优势互补，封装产品具有很高的空间利用率，且有利于提高整机的微型化和可靠性，改善电气性能。 从发展趋势看，MCP并非全新概念，与超薄叠层芯片尺寸封装有很多相同之处，但其显著特征是所封装的芯片类型增加，密度更高，以获得最大灵活性和伸缩性。MCP是SiP架构中的StackedIC，而非Packagestachking或SuperICstack丰富SiP所涵盖的具体芯片的细化，技术融合难免有概念炒作之嫌。就像倒装芯片封装，游离在众多的BGA、CSP、WLP、柔性板上倒装FCoF、封装倒装片FCIP等类型产品中，它们之间相辅相成，彼此间既独立又有关联，共同构成新一代电子封装技术。 3MCP关键技术 半导体圆片后段制程技术加速发展，容许在适当的结构中，将某些、某类芯片整合在单一的一级封装内，结构上分为金字塔式和悬梁式堆叠两种，前者特点是从底层向上芯片尺寸越来越小，后者为叠层的芯片尺寸一样大。MCP日趋定制化，能给顾客提供独特的应用解决方案，比单芯片封装具有更高的效率，其重要性与日剧增，所涉及的关键工艺包括如何确保产品合格率，减薄芯片厚度，若是相同芯片的层叠组装和密集焊线等技术。 3.1确好芯片KGD KGD是封装之前经制造商老化、测试等早期失效淘汰验证的电性能合格的芯片。这种良品芯片的筛选技术方案趋向多样化。MCP的商业模式首先基于KGD，以保证在MCP整合之前每个芯片都有特定的质量和可靠性水平，能够产生MCP高良品率，确保最终品质，同时允许在一个独立封装单元里使用从不同厂商那里获得的最合适的芯片。产业界开发各种各样的性能测试/老化夹具的方法，降低KGD成本花费。例如，整个圆片接触系统、牺牲金属层法、柔性探针接触法、单芯片插槽法、凸点夹具法、激光修复等先进技术，MCP具体分析每种方法的测试标准、预定质量、可靠性等级，在确定KGD成本的基础上，节省测试时间甚至完全不需要老化测试，避免一个内置芯片的缺陷导致整个MCP损失的潜在风险，评估KGD的先决条件是必须精确定义所需的可靠性等级。 3.2圆片背面减薄技术 MCP可内置叠层的芯片数量在迅速增加，内含四个、五个、甚至八个芯片，产品化在1mm封装高度下内置五个芯片，在1.4mm封装高度下，开发出内置9个芯片叠层的产品，计划2005年可内置的芯片数为10个，2006年为11个。每块MCP器件内置芯片数量越多，其封装高度也随之增加，为解决这一矛盾，研发MCP过程中，必须将电路层制作完后的圆片背面减薄瘦身，再划片为单个芯片，MCP化。目前的减薄方法主要有超精密磨削、化学机械抛光、电化学腐蚀、湿法腐蚀、常压等离子腐蚀、干式抛光等技术，提高圆片背面减薄加工效率，减小其表面和亚表面损伤，减缓或避免圆片翘曲变形，机械研磨减薄一般在150μm左右，等离子刻蚀方法可达100μm。高1.4mm封装内，5～6层叠片的MCP一般要求芯片减薄到85μm左右，如果是9片叠层的话，芯片厚度为70μm，小于50μm的减薄技术已在研发中。今后，圆片背面减薄趋向20～30μm的极限厚度，圆片越薄，其柔韧性越好，受外力冲击引起的应力也越小。 3.3再分布隐埋层RDL技术 再分布隐埋层RDL技术可重新安排压焊点到芯片让任何合理的位置，这一技术包括单层铝、单层或多层铜的金属镀层选择以及多层薄膜RDL，多层薄膜RDL允许四层设计和重新分配。采用RDL技术，芯片中心的压焊点可被重新分配到芯片的周边、两侧或任何一侧。通过这种变化，设计师可更加灵活地考虑封装方面的芯片放置，比如，芯片可分别以垂直层叠、交错层叠，并排层叠的方式排列。 3.4隔片技术 生产厂商追求的终极MCP就是在既定的安装高度与内置芯片数量前提下，可任意组合叠层的芯片。为实现此目标，采用无功能的超薄柔性隔片（Dummychip），确保芯片间空隙，满足芯片布线要求。9片叠层MCP中，3层是隔片，其他的6