数字基带传输系统-及电子琴设计.pdfVIP

电路综合实验 实验报告 一．最长线性反馈移存器序列生成器 1.设计流程 本部分是设计如下图所示的模块 dout 为已转变为 2bit 的输出 clk dout m_gen clear temp 将 temp 输出有两个目的： 在 clear 为 1 的时候清零 1. temp （0 ）为未转变的 1bit 输出 2. 在部分测试时，在波形中一目 了然 设计大致流程 p1:PROCESS(clk) BEGIN IF(clkevent and clk=1) THEN IF clear=1 THEN tmp=0000; ELSE IF tmp=0000 THEN tmp=0001; ELSE tmp(3)=tmp(0) xor tmp(3); 将最高位最低位异或结果传入 tmp(2)=tmp(3); 最高位，除最低位外其余三位 tmp(1)=tmp(2); 依次向后移一位，随后将最低 tmp(0)=tmp(1); 位输出，实现 m 序列。 END IF; END IF; END IF; IF tmp(0)=0 THEN dout=01; 将输出的 tmp （0 ）1bit 的结果利 ELSE dout=11; 用 if 语句赋给 2 位的 vector 形式 END IF; 的 dout ， 实 现 2bit 输 出 ， temp=tmp; 0—01,1—11 。 END PROCESS p1; 2.设计思路： 1)在时钟的上升沿作用时执行以下操作 2)在 clear 为 1 时执行 tmp 赋值为 0000 ；否则对tmp 执行以下操作 a)将最高位与最低位进行异或运算并将结果赋给最高位； b)将除了最低位的其余三位依次向后挪一位 3)在 tmp 为 0 时，将 dout 赋值为 01 ；否则，将dout 赋值为 11 4)将 tmp 赋给 temp 输出。 3.实验仿真结果及分析 （1）quartusii 运行结果： （2 ）modelsim 测试文件代码以及仿真结果： （ 3） 分 析 ： 可 以 从 图 中 看 出 形 成 的 序 列 是 以 ”0001—1000—1100—1110—1111—0111—1011—0101—1010—1101—0110 —0011—1001—0100—0010—0001”为周期，即 15 个数字（2 的4 次方减 1）为周期 的M 序列。Dout 则是根据 4 位