八路智力竞赛抢答器设计实验报告抢答器设计实验报告.pptxVIP

安徽科技学院《数字电子技术》课程设计报告;第 1 页;第 2 页;安徽科技学院《数字电子技术》课程设计报告 ;第 4 页;安徽科技学院《数字电子技术》课程设计报告;安徽科技学院《数字电子技术》课程设计报告 （2）定时电路设计 设计要求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，可设定一 次抢答的时间（设为 30s）。设计中选用十进制同步加/减计数器 74LS192 进行设计， 74LS192 是具有置数和清零功能, 其引脚图和逻辑图如图 10 所示。 ;安徽科技学院《数字电子技术》课程设计报告 数。值得注意的是，要使其实现减计数，CPu 端口必须接高电平。 计数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由 555 构成的多谐振荡器构成， 如图 11 所示。多谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。 ;安徽科技学院《数字电子技术》课程设计报告 工作原理：首先主持人根据题的难易程度改变 74LS192 的输入端 D3D2D1D0 的电 平来确定抢答时间（假定为 30 秒），555 构成秒脉冲产生电路为计时电路提供脉冲。 抢答开始前主持人闭合开关，74LS192 的置数端 PL 为低电平有效，处于置数状态， 数码管显示定时时间。抢答开始，主持人打开开关，计数器处于计数状态，555 产生 的秒脉冲与十位 74LS192 借位输出端（其初始状态为高电平