组合逻辑电路的设计实验报告..pdfVIP

下载本文档

7
0
约小于1千字
约 6页
2021-01-12 发布于天津
举报
版权申诉

组合逻辑电路的设计实验报告..pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实验一组合逻辑电路的设计 1. 实验目的 1，掌握组合逻辑电路的功能分析与测试 2 ，学会设计以及实现一位全 / 减加器电路，以及舍入与检测电路设计。 2. 实验器材 74LS00 二输入四与非门 74LS04 六门反向器 74LS10 三输入三与非门 74LS86 二输入四异或门 74LS73 负沿触发 JK 触发器 74LS74 双 D触发器 3. 实验内容 1.设计舍入与检测的逻辑电路： 1. 输入： 4 位 8421 码 ,从 0000-1001 电路框图输入信号接 4 个开关，从开关输入。 2. 输出：当 8421 码=0101 （5）时，有输出 F1=1 当 8421 码中 1 的个数是奇数时，有输出 F2=1, 2 ，设计一位全加 /全减器如图所视：当 s=1，时做减法运算， s=0 时做加法运算。 A,B,C 分别表示减数，被减数，借位（加数，被加数，进位） 4. 实验步骤 1.设计一个舍入与检测逻辑电路：做出真值表：作出卡诺图，并求出 F1,F2 根据 F1F2 的表达式做出电路图：按照电路图连接号电路，并且验证结果是否与设计相符。 2,设计一位全加 /全减器做出真值表： F1 的卡诺图 F1 卡诺图： F2 的卡诺图按照电路图连接号电路，并且验证结果是否与设计相符。 5. 实验体会