verilog实现fpga控制1602显示调试笔记.docxVIP

FPGA控制LCD 1602调试笔记 初始化步骤: 1、0x38设置为16*2显示，5*7点阵，8位数据接口 2、0x0C 说明 这里0c表示的是开显示，不显示光标，光标不 显示，完整描述如下: 指令码 功能 0 0 0 0 1 D C B D二1开显示； C-1显示光标； B=1光标闪烁： D—0关显乔 0=0不显示光标 B=0光标不显71^ 3、 0x01清屏幕 1,光标加14、 0x06 1,光标加1 当读或写一个字符后地址指针加 —,且光标加一 当读或写一个字符后地址指针减 —*且光标减一 当写一个字符，整屏显示左移CN=1 ) 5、0x80 位置寄存器定位于第一行的最左边 时序图:R$RtfEDB0-DB7 时序图: R$ Rtf E DB0-DB7 弱 MH 戦 to ns 捌E tffl 150 ns Wr m t汕 - 25 ns tSPI 30 - ns ME.KJ/I am 10 ns 般虹刪債誹） to 100 ns 恤 20 ns 臓螂锄） tSK 40 ns t也 10 - ns 在本例中采用50兆分频到1k的时钟，也就是E的保持时间是 1ms,达到以上的时序要求。 在Altera的DEO上验证通过，显示效果如下: 完整代码如下： (本实例中，显示大写的 LOVE!第二行显示 ) module lcm( CLOCK_50, LCD_DATA, LC