VHDL程序基本结构复习资料.pdfVIP

VHDL 程序基本结构复习资料 VHDL 程序基本结构 库（Library ）、程序包（Package ） 实体（Entity ） 结构体（Architecture ） 配置（Configuration ） 1 库（P241 ） 　　　库、程序包是 IEEE 规定的语法标准。根据语法规则，在 VHDL 程序中使用的文字、 数据对象、数据类型都需要预先定义。为方便用 VHDL 编程，IEEE 将预定义的数据类型、 元件调用声明及一些常用子程序收集在一起，形成程序包，供 VHDL 设计实体共享和调用。 若干个程序包则形成库。 常用的库有 IEEE 库、STD 库、WORK 库及 VITAL 库 1.1 IEEE 库 　　　IEEE 库是 VHDL 设计中最常用的库，它包含有 IEEE 标准的程序包和其他一些支持 工业标准的程序包。IEEE 库中的标准程序包主要有：STD_LOGIC_1164、NUMERIC_BIT 和 NUMERIC_STD 程序包。其中 STD_LOGIC_1164 是最重要且最常用的程序包。 　　　此外，还有些程序包虽非 IEEE 标准，但已成为工业标准，从而加入到 IEEE 库中。 最常用的是 Synopsys 公司的 STD_LOGIC_ARITH、STD_LOGIC_SIGNED、 STD_LOGIC_UNSIGNED。 　　　一般，基于 FPGA/CPLD 的开发，IEEE 库中的四个程序包 STD_LOGIC_1164、 STD_LOGIC_ARITH、STD_LOGIC_SIGNED 和 STD_LOGIC_UNSIGNED 已经够用 1.2 STD 库 　　　VHDL 定义了两个标准程序包，即 STANDARD 和 TEXTIO （文件输入/输出）程序 包，它们都收入在 STD 库中，可随时调用。由于STD 库符合 VHDL 语言标准，在应用中 不必用打开库语句。 1.3WORK 库 　　　WORK 库是用户的 VHDL 设计的现行工作库，用于存放用户设计和定义的一些设计 单元和程序包。WORK 库自动满足 VHDL 语言标 ，在实际调用中，也不必显示预先说明， 即不必在 VHDL 程序中明确打开并指定。 　　　基于 VHDL 所要求的 WORK 库的基本概念，利用 VHDL 进行设计时，不允许在根 目录下进行，而是必须为此设定一个文件夹，用于保存所有此项目的设计文件，VHDL 综合 器将此文件默认为 WORK 库。还要注意的是，工作库并不是这个文件夹的名字，而是一个 逻辑名。综合器将指示器指向该文件夹的路径 1.4 VITAL 库 　　　VITAL 程序包也已成为 IEEE 标 。使用 VITAL 库，可以提高 VHDL 门级时序模拟 精度，因而只在VHDL 仿真器中使用。库中包含时序程序包 VITAL_TIMIGN 和 VITAL_PRIMITIVES 。但在实际中，由于各FPGA/CPLD 的生产厂商的适配工具都能为各自 的芯片生成带时序信息的VHDL 门级网表，因而一般并不需要VITAL 库中的程序包。 1.5 库的用法 　　　在 VHDL 语言中，库的说明语句总是放在实体单元前面。对于必须以显式表达的库 及其程序包的语言表达式应放在每一项设计实体最前面，成为这项设计的最高层次的设计单 元。 USE 语句的使用有两种常用格式： 　　　USE　库名.程序包名.项目；－－向设计实体开放指定库中的特定程序包内所选定的 项目 第 1 页第 1 页 VHDL 程序基本结构复习资料 　　　USE　库名.程序包名.ALL－－表示向设计实体开放指定库中的特定程序包内所有内 容。此处使用了关键词 ALL ，代表程序包中所有资源。 　　　例： 　　　LIBRARY　IEEE ； 　　　USE　IEEE.STD_LOGIC_1164.STD_ULOGIC ； 　　　USE　IEEE. STD_LOGIC_1164.RISING＿EDGE ； 　　　表示向当前设计实体开放了 IEEE. STD_LOGIC_1164 程序包中的 RISING＿EDGE 函数，但由于此函数要用到 IEEE. STD_ULOGIC，所以在其前面加了一条 USE 语句，开放 同一程序包中的这一