实验报告---流水线cpu(处理器)的实现.pdfVIP

本 科 实 验 报 告 实验名称： 流水线机制 CPU 的实现 0 一、实验内容和原理 实验内容： 1、 分析ARM 指令集，明确指令功能、指令 CPU 中执行各阶段中的行 为； 2、 设计ARM 处理器的数据通路和控制通路，画出指令描述表和指令的状 态转换图； 3、 利用Vivado 软件，用Verilog 硬件描述语言描述处理器中的各个分部件， 每个分部件通过功能仿真； 4 、 利用Vivado 软件，用 Verilog 硬件描述语言实现分部件的互连，即实现 数据通路和控制通路； 5、 编写测试用的汇编指令，并将汇编指令转换为二进制的指令编码，并且 加载到处理器中的指令存储器中。 6、 将ARM 处理器编程下载至 FPGA 实验板，运行测试程序，并通过开发 板上的 led 或数码管显示执行结果。 二、实验步骤与实验结果 写出实验操作的总体思路、操作规范和主要注意事项；按顺序记录实验中每一 个环节和实验现象。画出必要的实验装置结构示意图，并配以相应文字说明； （一）说明你所实现的ARM 处理器是多周期还是流水线 CPU；一共实现了多 少条指令？测试通过了多少条指令？ 我实现的处理器是流水线的，一共实现了 10 条指令，测试通过了 10 条指 令。 （二）描述你的设计思路，如果你实现了多周期和流水线CPU，请分别描述 多周期 CPU 设计思路： 流水线处理器设计思路： 由于将多周期的阶段分成五级流水，无法设置统一的控制信号，而是让每一级 流水段根据自己输入的指令产生控制信号，即将各个控制信号分属到两级流水之间 的寄存器当中。本想设计一个移位寄存器来将指令分别送入各级寄存器，但是发现 1 不是特别有必要这样做，因为可以将指令一级一级传递下去可以实现同样的功能。 总共分五级流水，取指，译码，执行，存储，写回。如果指令之间出现相关则设置 空指令，如果遇到空指令则所有控制信号为 0，不产生任何有影响的操作。 （三）对于实现的多周期处理器，为你所实现的指令画出指令描述表，和指令 的状态转换图，一类指令可以画一个表或一个状态转换图 助记符 功能 操作描述 LDR 加载 RF[rd] = Mem[Addr] STR 存储 Mem[Addr] = RF[rd] ADD 加 RF[rd] = RF[rn]+Src2 SUB 减 RF[rd] = RF[rn]-Src2 AND 与 RF[rd] = RF[rn]Src2 ORR 或 RF[rd] = RF[rn]|Src2 EOR 异或 RF[rd] = RF[rn]^Src2 MOV 移动 RF[rd] = Src2 CMP 比较 Set flags based on RF[rn] -