实验十一-同步计数器的逻辑功能测试及应用.pdfVIP

实验十一 计数器 74LS161 的逻辑功能测试及应用 一、 实验目的 1、熟悉集成计数器触的逻辑功能和各控制端作用。 2、掌握集成计数器逻辑功能测试方法。 3、掌握计数器使用方法。 二、 实验设备与器件 1、实验设备：DLBS 系列数字逻辑实验箱 1 个，MF47 型万用表１台。 2、实验器件：74LS161 集成同步计数器×2 片，四二输入与非门 74LS00×1 块。 三、实训器件说明 1、 74LS161 集成同步计数器 74LS161 是一种同步四位二进制同步加法计数器，计数范围是 0～15，具有异步清零、 同步置数、保持和二进制加法计数等逻辑功能。图 11.1 所示为 74LS161 的管脚图和逻 辑功能示意图。图中 CR 端是异步清零控制端，当CR =0 时，输出 Q3Q2Q1Qo 全为零，实 现异步清除功能。 LD 是同步置数控制端，当CR =1，LD =0，且CP=CP ↑时，输出 Q3Q2Q1Qo=D3D2D1Do,实现同步预置数功能。CTP 和 CTT 是计数控制端，CP 是上升沿有效 的时钟脉冲输入端，D0～D3 是并行数据输入端，Q0～Q3 是计数输出端，CO 是进位输出 端，且进位输出信号 CO=CTt=Q3Q2Q1Qo ，它可以用来实现电路的级联扩展。 74LS161 的逻辑功能如表6.9 所示。表中各控制输入端按优先级从高到低的次序排列， 依次为CR 、LD 、CTp 和 CTt，其中CR 优先级最高。计数输出 Q3 为最高位，Qo 为最低 位。 表 6.9 74LS161 的逻辑功能表 输入 输出 CTp CTt CP D3 D2 D1 Do Q3 Q2 Q1 Qo CR LD 0 × × × × × × × × 0 0 0 0 1 0 × × ↑ D3 D2 D1 D0 D3 D2 D1 D0 1 1 0 × × × × × × 保持 1 1 × 0 × × × × × 保持 1 1 1 1 ↑ × × × × 二进制加法计数 由表6.9 可知，74LS161 具有以下逻辑功能： （1） 异步清零。当CR =0 时，计数器清零，与 CP 脉冲无关，所以称为异步清零。 （2） 同步置数。当CR =1，LD =0 ，CP 脉冲上升沿到来时，并行输入数据 D3—Do 被置 入计数器，计数器输出为 D3D2D1Do 。由于置数发生在脉冲CP 上升沿时段，故称 为同步置数。 （3） 保持功能。当CR =LD =1，且CTp•CTt=0 时，输出 Q3Q2Q1Qo=Q3Q2Q1Qo。保持不 变。 1 （4） 计数功能。当CR =LD =CTp=CTt=1 时，且 CP=CP ↑时，计数器处于计数状态才开 始加法计数，实现计数功能。随着 CP 脉冲上升沿的到来，计数器对 CP 脉冲进行 二进制加法计数，每来一个 CP 脉冲，计数值加 “1”。当计数值达到 15 时，进位 输出 CO 为“1”。 2、由 74LS161 同步计数器构成任意（N）进制计数器方法 （1）直接清零法 直接清零法是利用芯片的复位 CR 端和与非门，将 N 所对应的输出二进制代码中 等于“1”的输出端，通过与非门反馈到集成芯片的复位 CR 端，使输出回零。 例如，用 74LS161 芯片构成十进制计数器电路如图 11.2 所示。 （2）预置数法 预置数法是利用芯片的预置数 LD 端和预置输入 D3D2D1Do，因 74LS161 芯片的